数电时序逻辑电路实验报告

实

验

报

告

姓名：吴克亮学号：班级：电气一班 1053305016

一、实验名称：组合逻辑电路设计

二、实验目的：

1、掌握用VHDL 语言和EPLD 进行组合逻辑电路的设计方

法。

2、加深对EPLD 设计全过程的理解。

三、实验要求

学习常用组合逻辑的可综合代码的编写,

学习VHDL语言的编程思想与调试方法，

学习通过定制LPM元件实现逻辑设计，

通过波形仿真设计的正确与否。

四、实验设备：

MAX+plus 2

五、实验步骤：

1、采用文本编辑器输入VHDL 语言源程序，建立工程。

2、编译。

3、仿真。

4、对芯片进行编程。

5、根据管脚分配情况连线。

实验程序：

LIDRART IEEE;

USE IEEE.STD_LOGIC_1164.ALL;

USE IEEE.STD_LOGIC_ARITH.ALL;

USE IEEE.STD_LOGIC_UNSIGNED.ALL;

ENTITY PAN4_5 IS

PORT(D:IN STD_LOGIC_VECTOR(3 DOWNTO 0);

y:OU

实验二 组合逻辑电路的设计

一、实验目的

1.掌握组合逻辑电路的设计方法及功能测试方法。 2.熟悉组合电路的特点。

二、实验仪器及材料

a) TDS-4数电实验箱、双踪示波器、数字万用表。 b) 参考元件：74LS86、74LS00。

三、预习要求及思考题

1．预习要求：

1）所用中规模集成组件的功能、外部引线排列及使用方法。 2) 组合逻辑电路的功能特点和结构特点. 3) 中规模集成组件一般分析及设计方法.

4）用multisim软件对实验进行仿真并分析实验是否成功。 2.思考题

在进行组合逻辑电路设计时，什么是最佳设计方案？

四、实验原理

1．本实验所用到的集成电路的引脚功能图见附录 2.用集成电路进行组合逻辑电路设计的一般步骤是：

1）根据设计要求，定义输入逻辑变量和输出逻辑变量，然后列出真值表； 2）利用卡络图或公式法得出最简逻辑表达式，并根据设计要求所指定的门电路或选定的门电路，将最简逻辑表达式变换为与所指定门电路相应的形式； 3）画出逻辑图；

4）用逻辑门或组件构成实际电路，最后测试验证其逻辑功能。

五、实验内容

1．用四2输入异或门（74LS86）和四2输入与非门（74LS00）设计一个一位全加器。 1）列出真值

实验二 组合逻辑电路的设计

一、实验目的

1.掌握组合逻辑电路的设计方法及功能测试方法。 2.熟悉组合电路的特点。

二、实验仪器及材料

a) TDS-4数电实验箱、双踪示波器、数字万用表。 b) 参考元件：74LS86、74LS00。

三、预习要求及思考题

1．预习要求：

1）所用中规模集成组件的功能、外部引线排列及使用方法。 2) 组合逻辑电路的功能特点和结构特点. 3) 中规模集成组件一般分析及设计方法.

4）用multisim软件对实验进行仿真并分析实验是否成功。 2.思考题

在进行组合逻辑电路设计时，什么是最佳设计方案？

四、实验原理

1．本实验所用到的集成电路的引脚功能图见附录 2.用集成电路进行组合逻辑电路设计的一般步骤是：

1）根据设计要求，定义输入逻辑变量和输出逻辑变量，然后列出真值表； 2）利用卡络图或公式法得出最简逻辑表达式，并根据设计要求所指定的门电路或选定的门电路，将最简逻辑表达式变换为与所指定门电路相应的形式； 3）画出逻辑图；

4）用逻辑门或组件构成实际电路，最后测试验证其逻辑功能。

五、实验内容

1．用四2输入异或门（74LS86）和四2输入与非门（74LS00）设计一个一位全加器。 1）列出真值

实验六 时序逻辑电路测试及研究

一、实验目的

1、掌握计数器电路分析及测试方法。 2、训练独立进行实验的技能。

二、实验仪器及器件

1、双踪示波器、实验箱

2、实验用元器：74LS00 1片 74lS73 2片 74LS175 1片 74LS10 1片

三、实验内容、测试电路及测试表格

1、异步二进制计数器 (1) 按图5.1 接线。

(2) 由CP 端输入单脉冲，测试并记录 Q1—Q4 状态及波形(可调连续脉冲)。 表6.1 0 1 2 3 4 5 6 7 8 Q4 Q3 Q2 Q1 0 0 0 0 0 0 0 0 1 0 0 0 0 1 1 1 1 0 0 0 1 1 0 0 1 1 0 0 9 Q4 Q3 Q2 Q1 1 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 0 1 10 1 0 11 1 1 12 1 0 13 1 1 14 1 0 15 1 1 16 0 0 2、异步二—十进制加法计数器

(1) 按图5.2 接线。QA、QB、QC、QD 4 个输出端分别接发光二极管显示，C

华北电力大学数电课件

6. 时1逻辑电序路的本概念基6. 2同步时序逻电路辑分析的 63 同步.序时逻电辑的路设 6.4 异步时计序辑电逻的路析 6.5 分干若型的时序逻典辑成电路集6. 6用 Vrielo描g时述逻序辑路*电6 7 .时逻序辑可编程辑器件

逻

华北电力大学数电课件

《字电数技子基础术

》第六章 序时辑电路逻

主：何讲钧玉教学基本要求.1熟 掌握练时序辑逻电路的述描方及式其相互转换。2 熟.练掌时序逻辑握电路分的析方法. 熟练3掌握时序辑电逻的路设计法方4.熟 掌练握型典序逻时辑路计电数、寄存器、移位器寄存器 逻的辑功能及应其。用5.正确 解理时可编程器件的原理及序应其用 6. 会学Virelog用 HLD设计时电序路及序可编程逻辑器时 件的法。方《

华北电力大学数电课件

字数电子术技基础》六章第时 逻序辑路

主电讲：玉何

6钧1时序.逻电辑的路基本念概6.11 .时序逻电路辑的模与分类型1 时.电序路的般一化型模输 信入号 I(I1=I2,…Ii), I ji组合 路 k m 电E 存电储路S

出输信号 =I(1, OO2,…jO)O

激信励 E号=E1(, 2,EEk… )结构 征

状态信特 S=号(S , 1 S2,…mS)* 电路由合电

贵州大学明德学院课程设计报告

课程名称： 同步时序电路设计

系 部： 机械与电气工程系

专业班级： 电信081班

小组成员： 宋亚雄、彭涛、毛晓龙

指导教师： 吴锐老师

完成时间： 2010年 1月 9日

报告成绩： 评阅教师 日期

1

目 录

一、设计要求 ........................................................................................3

二、设计的作用、目的 ........................................................................3

三、设计的具体实现 ............................................................................4

1、系统概述 .......................

数字逻辑电路

第四部分: 时序逻辑电路

实验十二 触发器及其应用

一、实验目的

1、掌握基本RS、JK、T和D触发器的逻辑功能。 2、掌握集成触发器的功能和使用方法。 3、熟悉触发器之间相互转换的方法。

二、实验原理

触发器是能够存储1位二进制码的逻辑电路，它有两个互补输出端，其输出状态不仅与输入有关，而且还与原先的输出状态有关。触发器有两个稳定状态，用以表示逻辑状态“1”和“0”，在一定的外界信号作用下，可以从一个稳定状态翻转到另一个稳定状态，它是一个具有记忆功能的二进制信息存储器件，是构成各种时序电路的最基本逻辑单元。

1. 基本RS触发器

图13-1为由两个与非门交叉耦合构成的基本RS触发器，它是无时钟控制低电平直接触发的触发器。基本RS触发器具有置“0”、置“1”和保持三种功能。通常称S为置“1”端，因为 S=0时触发器被置“1”；“0”端，因为R=0时触发器被置“0”。当S=R=1R为置时状态保持，当S=R=0时为不定状态，应当避免这种状态。

图12-1 二与非门组成的基

《时序逻辑电路》说课稿

我今天说课的题目是《时序逻辑电路》。内容源自《数字电子技术》中的第五章。

下面，我将从课程的设置与定位、教学方法与学法、教学过程、板书设计、本节课评注五部分一一向大家介绍说明。 一、 课程的设置与定位 1. 教材的地位和作用

本节教学内容在教材中起着承上启下的作用。 逻辑门电路和组合逻辑电路是学习本节课的基础，它又为以后学习脉冲信号的转换与产生和数/模（D/A转换）和模/数（A/D转换）做铺垫,并且时序逻辑电路在实际中应用广泛。 2. 教学目标

根据我对教材的分析结合学生的实际情况，我确定以下教学目标： （1） 知识目标

1.掌握基本RS触发器的工作原理 2.掌握基本RS触发器的逻辑功能 3. 熟悉同步RS触发器

（2） 能力目标

能运用触发器设计简单的时序逻辑电路 （3） 素质目标 1.良好的道德素质

2.过硬的职业素质 3.高尚的人文素质

3. 教学重点和难点

为了更好地实施新课程的教学理念，根据新大纲基本要求中对《时序逻辑电路》的要求，本人结合具体的教学情境，对本章内容进行了认真分析，特确定教学重点和难点如下：

教学重点：基本RS触发器的逻辑图和符号

基本RS触发器的工作原理 同步RS触

数字电子技术教案——第五章 时序逻辑电路（91—140页）

第五章 时序逻辑电路教学大纲

学时：16（14） 1、本章教学目的要求

时序逻辑电路是数字电路重要分支之一。通过本章学习，了解时序电路应用，掌握时序电路分析设计方法。

2、教学内容及要求（注明掌握内容A，理解内容B，了解内容C） （1）时序逻辑电路概述 （3）计数器 （3）寄存器

B A A A B B

（2）时序电路的分析设计方法

（4）顺序脉冲发生器 （5）可编程逻辑器件 3、重点、难点

重点：时序逻辑电路分析与设计 难点：时序电路的设计 4、教学方法教学手段说明

讲授、自学讨论、图表模型、采用多媒体辅助教学，理论和实践密切结合。

91

数字电子技术教案——第五章 时序逻辑电路（91—140页）

第五章 时序逻辑电路

（14学时——第35～48学时）

目的有求：通过本章学习，掌握时序逻辑电路分析和设计方法

教学内容：本章主要包括四个方面内容：时序逻辑电路分析、时序逻辑电路设计、计数器、寄存器。 教学重点：时序逻辑电路分析和设计方法 教学难点：时序逻辑电路设计方法。

基本要求：掌握时序逻辑电路分析和设计方法。

教学方法：启发式、讨论式、探究时，理论、实验和实际应用有机结合。

触 发 器

一、单项选择题：

(1)对于D触发器，欲使Qn+1=Qn，应使输入D=。

A、0 B、1 C、Q D、

(2)对于T触发器，若原态Qn=0，欲使新态Qn+1=1，应使输入T=。 A、0 B、1 C、Q

(4)请选择正确的RS触发器特性方程式。 A、 B、

C、

(约束条件为

)

D、

(5)请选择正确的T触发器特性方程式。 A、

B、

C、

D、

(6)试写出图所示各触发器输出的次态函数(Qn+1)。

A、 B、 C、

D、

(7)下列触发器中没有约束条件的是。

A、基本RS触发器 B、主从RS触发器 C、同步RS触发器 器

二、多项选择题：

(1)描述触发器的逻辑功能的方法有。

A、状态转换真值表 B、特性方程

C、状态转换图 D、状态转换卡诺图

(2)欲使JK触发器按Qn+1=Qn工作，可使JK触发器的输入端。

、边沿D触发 DA、J=K=0 B、J=Q,K= C、J=,K=Q D、J=Q,K=0 (3)欲使JK触发器按Qn+1=0工作，可使JK触发器的输入端。

A、J=K=1 B、J=0,