sopc

综合实验 基于NiosII的乐曲演奏设计

单 位： 班 级：

组 员： 指导老师：

首 都 师 范 大 学2012年5月

1

目录

一.设计概述................................................................................................ 3 二．设计要求............................................................................................. 3 三．设计方案（总体设计原理、软件设计、硬件设计） .................... 3 3.1总体设计原理 ................................................................................ 3 3.2 软件设计流程图 ........................................................................... 4 3.

基于FPGA的数字时钟设计

摘要：EDA技术在电子系统设计领域越来越普及，本设计主要利用VHDL和C语言在FPGA实验板上设计一个电子数字钟，它的计时周期为24小时，显示满刻度为23时59分59秒、。总的程序由几个各具不同功能的单元模块程序拼接而成，其中包括分频程序模块、时分秒计数模块、处理器及外设模块，并且使用QuartusII运用VHDL语言对分频和计数两个模块进行硬件电路设计和电路波形仿真，运用sopc技术嵌入内核并创建了系统所需的外部设备FLASH和SRAM软件通过使用NiosII运用C语言进行编程然后下载到硬件电路中,并在FPGA实验板上进行调试和验证。该设计采用自顶向下、混合输入方式（原理图输入—顶层文件连接和VHDL语言输入—各模块程序设计）实现数字钟的设计、下载和调试。

关键词：数字钟；FPGA；VHDL语言；C语言；SOPC技术；

1、选题背景和研究内容

近年来,随着数字集成电路技术的发展,用以前传统的方法进行芯片或系统设计已不能满足要求, 迫切需要提高设计效率。能大大降低设计难度的VHDL设计方法正在被越来越广泛的采用。VHDL 即超高速集成电路硬件描述语言,诞生于1982 年。1987年底

成绩 指导教师 张歆奕

五 邑 大 学 实 验 报 告

实 验 课 程 名 称：

电子系统EDA 院系名称： 信 息 学 院 专业名称： 电子信息工程 实验项目名称： 学 号 显 示 班级： AP10352 学号： 报告人：

日期 2013-5-26 1

实验一：学号显示器

一、实验目的

1、练习使用Verilog HDL语言设计实现数字电路。 2、练习利用Verilog HDL语言和状态机设计电路。 3、熟悉EDA开发基本流程。

4、掌握多个数码管动态扫描显示的原理及设计方法。

二、实验原理

用数码管除了可以显示0~9的阿拉伯数字外，还可以显示一些英语字母。数码管由7段显示输出，利用7个位的组合输出，就可以形成部分英语字母和0~9十个数字的显示。共阴数码管0~9和常见字母的7段显示关系如表4-1所示 （共阳数码管对共阴取反）。

2

三、设计任务

设计任务（一）

1、用Verilog H

Sopc_LED实验指导

一． 实验目的：

1. 掌握NIOS II软核的定制流程。 2. 掌握NIOS II的开发流程。

3. 熟识NIOS II IDE 开发环境的使用。 4. 掌握基本的软件的调试方法。

5. 掌握通过寄存器形式对硬件进行控制，可以更透彻地看清NIOS II 开发过程。

二． 实验内容： 1．PIO 模块的构建。

2．软件编程，通过寄存器形式对硬件进行控制。 3．下载程序并硬件调试。 4. 扩展实验：

程序功能通过SOPC建立的软核来运行程序 功 能：LED 显示控制。

通过PIO 直接控制8 个LED 产生流水灯效果

三． 实验简介：

这一节，我将给大家了解第一个与硬件有关的程序，虽然内容简单，却极具代表性。我将采用一种寄存器的操作方案，让大家感受到开发 NIOS跟单片机一样的简单，看透NIOS II开发的本质，尽量避免使用 NIOS II IDE提供的API，

这样做有很多好处。首先，有单片机开发经验的人应熟悉这种操作方案，其次，它是硬件试验部分的第一课，通过这个简单的实验，可以让你对单片机的操作有一个感官上的了解，可以说意义不同寻常。这一节，我也通过 LED 实验来带大家进入 NIOS II 的开发世界，感受 NIO

SOPC课程设计实验报告

基于SOPC的警示灯设计

2013电子信息工程3班

李婕20134557

罗丹妮20134563

一、 设计目的

1、 熟悉掌握SOPC的基本流程 2、 设计一个警示灯并满足基本要求 3、 通过设计发现问题并解决

二、 设计设备

1、硬件：PC机、SOPC-NIOS II EDA/SOPC系统开发平台 2、软件：QUARTUS II、SOPC Builder、NIOS II IDE

三、 设计内容

? 初始状态为红灯（LED2）熄灭，绿灯（LED1）点亮，数码管显示为0。

? 当按键按下，红灯（LED2）闪烁，绿灯（LED1）熄灭，同时蜂鸣器响起，数码管开始倒计时9S，此状态持续时间为9s。

? 9s后，恢复初始状态。

四、 设计步骤

1、 使用Quartus II建立一个工程文件和顶层文件； 2、 使用SOPC Builder建立一个简单Nios II硬件系统

1） 启动SOPC Builder 2） 指定目标FPGA

3） 添加NiosII内核及其他外设

A、添加NiosI

中国地质大学（武汉） 机电学院电子信息工程专业

片 上 系 统 设 计 报 告

指导老师: 小组成员: 日 期:

设计题目：基于NIOSII软核的两轮自平衡小车

摘要：本设计采用FPGA的SOPC技术利用在FPGA内部构建NIOSII软核并在软核中例化定时器模块、PWM模块、UART模块和外部中断等特定的IP核。在规定10ms周期内CPU需要完成采集MPU6050陀螺仪和加速度计的数据，通过卡尔曼滤波计算出小车的姿态；通过外部中断触发方式采集电机自带编码器的输出脉冲信号，计算当前小车左右轮子车速；采用PID闭环控制算法，计算出维持车身姿态的电机驱动信号PWM波的占空比，驱动电机实现小车平衡。

关键词：FPGA；SOPC；NIOSII；

核；陀螺仪；卡尔曼滤波；PID算法 IP

1.系统方案

1.1 系统结构

1.1.1 系统总体框架

JTAG_UARTMPU6050 SOPC最小系统EPCSCPUSDRAM电机驱动减速电机电机自带编码器内置外设蓝牙无线收

第一章 实验箱简介

EDA/SOPC实验箱是集EDA和SOPC开发为一体的综合性实验箱，它不仅可以独立完成几乎所有的EDA设计，也可以完成大多数的SOPC开发。

采用Altera公司的Cyclone系列的30万门FPGA为核心，整个系统采用模块化设计，各个模块之间可以自由组合，使得该实验箱的灵活性大大提高。同时实验箱还提供了丰富的接口模块，供人机交互，从而大大增加了实验开发者开发的乐趣，满足了普通高等院校、科研人员等的需求。

开发工程师可以使用VHDL语言、Verilog HDL语言、原理图输入等多种方式，利用Altera公司提供的Quartus II及NiosII软件进行编译，下载，并通过EDA/SOPC实验箱进行结果验证。实验箱提供多种人机交互方式，如键盘阵列、按键、拨挡开关输入；七段码管、大屏幕图形点阵LCD显示；串口通信；VGA接口、PS2接口、USB接口、Ethernet接口等，利用Altera公司提供的一些IP资源和Nios 32位处理器，用户可以在该实验箱上完成不同的SOPC设计。

EDA/SOPC实验箱提供的资源有：

? Altera公司的EP1C6Q240C8，30万门级FPGA，另外可选配更高资源的FPGA ? FPGA

等级:

湖南工程学院

课 程 设 计

课程名称 嵌入式系统课程设计 课题名称 基于SOPC的彩灯控制器设计 专 业 电子科学与技术 班 级 1102 班 学 号 2011010402 姓 名 德 指导教师 李 延 平

2014 年 12 月 08 日

湖南工程学院

课程设计任务书

课程名称：嵌入式系统课程设计 题目：基于SOPC的彩灯控制器设计

专业班级： 电科1102 班

学生姓名： 学号： 指导老师：李延平

审 批：

任务书下达日期 2014年 11 月 24日 设计完成日期 2014年 12月 08日

设计内容与设计要求 一． 设计内容： 采用SOPC技术设计一个彩灯控制器； 1、 功能要求 1） 配置NIOS II软核系统； 2） 在基于Eclipse的Nios Ⅱ 集成开发环境 (

sopc 实验指导EP2C35 Qsys

实验一 Hello from Nios II

一. 实验目的

1. 熟悉用Quartus II开发SOPC的基本流程。

2. 熟悉用SOPC Builder进行NiOS II CPU开发的基本流程。 3. 熟悉用NIOS II IDE进行C语言编译、下载的基本过程。 4. 掌握NIOS II 集成开发环境。

二. 实验内容

实验完成的是一个简单的系统设计，系统中包括NIOS CPU 、作为标准输入/输出的JTAG UART、存储器on chip memory和SDRAM、并行输入输出PIO。通过SOPC实现NIOS 系统配置、生成以及与NIOS II 系统相关的监控和软件调试平台的生成；在NIOS II IDE中完成系统软件开发和调试；通过Quartus II 完成NIOS 系统的分析综合、硬件优化、适配、配置文件编程下载以及硬件系统调试等。实验最终实现在NIOS II IDE 窗口打印一条信息——―Hello from Nios II ‖。 三. 实验平台

硬件平台：SOPC 实验开发系统

软件平台：Quartus II 7.0 NIOS II IDE 四. 实验原理

Alt

目录

第一章VHDL文本输入设计方法

1.1 编辑输入并存盘VHDL原文件 1.2 将当前设计设定为工程

1.3 选择VHDL文本编译版本号和排错 1.4 时序仿真

1.5硬件测试 1.6部分实验

第二章全国大学生电子设计竞赛赛题练习

2.1 等精度频率计设计 2.2 数字移相正弦信号发生器设计

2.3 测相仪设计 2.4 逻辑分析相仪设计

2.5 存储示波器设计

第三章Quartus II设计正弦信号发生器

3.1 顶层VHDL文件设计

3.1.1 创建工程和编辑设计文件 3.1.2 创建工程

3.1.3 编译前设置 3.1.4 编译及了解编译结果

3.2 正弦信号数据ROM定制

3.2.1 设计ROM初始化数据文件 3.2.2 定制ROM元件（DATAROM.VHD）

3.2.3仿真 3.2.4 引脚锁定、下载和硬件测试 3.2.5 使用嵌入式逻辑分析仪进行实时测试

3.2.6 对配置器件EPCS4/EPCS1编程 3.2.7 了解此工程的R TL电路图

第四章 MATLAB/DSP Builder DSP硬件模块设计

4.1 可控正弦信号发生器设计

4.1.1 建立设计模型 4.1.2 Simulink模型仿真

4.1.3 S