68013

CY7C68013A Slave FIFO 相关的寄存器说明

Slave FIFO 固件需要设置的相关寄存器 IFCONFIG PINFLAGSAB PINFLAGSCD FIFORESET EPxCFG EPxFIFOCFG EPxBCH:L REVCTL (bits 0 and 1 must be initialized to 1 for operation as described in this chapter) 一. CPUCS（E600）CPUbit b7 b6 b5 EPxFIFOPFH/L PORTACFG INPKTEND FIFOPINPOLAR EPxFIFOBCH:L EPxAUTOINLENH:L 控制和状态寄存器 b4 b3 b2 b1 b0 name 0 0 PORTCSTB CLKSPD1 CLKSPD0 CLKINV CLKOE 8051RES r/w r r rw 0 rw 0 rw 0 rw 0 rw 1 r 0 default 0 0 PORTCSTB：128脚或100脚的RD，WR输出使能； CLKSPD[1:0]：8051CPU频率选择， CLKSPD[1:0] CPU频率 00 01 1

USB CPLD开发板同步传输

目录

第一章FX2特性介绍……………………………………………………………….3

1．1介绍………………………………………………………………………..3 1．2结构………………………………………………………………………..3 1．3特征………………………………………………………………………..4 第二章Slave FIFO传输…………………………………………………………….5

2．1概述………………………………………………………………………..5 2．2硬件连接…………………………………………………………………..5 2．3 Slave FIFO的几种传输方式…………………………………………….6

2．3．1 同步Slave FIFO写…………………………………………….6 2．3．2 同步Slave FIFO读…………………………………………….9 2．3．3异步Slave FIFO写…………………………………………….11 2．3．4异步Slave FIFO读…………………………………………….12

第三章 寄存器设置…………………………………………………………..…….15

红色飓风II开发板USB2FPGA

实验指导 （ver1.0）

Red Logic工作室

二〇〇六年四月三日

Red logic 红色飓风II

目录

第一章FX2特性介绍……………………………………………………………….3

1．1介绍………………………………………………………………………..3 1．2结构………………………………………………………………………..3 1．3特征………………………………………………………………………..4 第二章Slave FIFO传输…………………………………………………………….5

2．1概述………………………………………………………………………..5 2．2硬件连接…………………………………………………………………..5 2．3 Slave FIFO的几种传输方式…………………………………………….6

2．3．1 同步Slave FIFO写…………………………………………….6 2．3．2 同步Slave FIFO读…………………………………………….9 2．3．3异步Slave FIFO写…………………………………………….11 2．3．4异步Slave FIFO读…………………………………………