EDA技术实验讲义

EDA技术实验讲义

（含GW48系列EDA实验开发系统详细使用说明）

杭州电子工业学院

www.kx-eda.com

目 录

第一章 GW48 EDA系统使用说明

第一节 GW48教学实验系统原理与使用介绍 第二节 实验电路结构图

第三节 GW48CK/GK EDA系统和GWDVP-B应用板

第二章 GW-DSP适配板使用说明

第三章 GW48系统专用配套之GWDVP-B电子设计应用板使用说明 第四章 （有关内容请见光盘“PDF重要文件” ） 第五章 原理图输入设计方法

第一节 1位全加器设计向导

第二节 设计有时钟使能的两位十进制计数器

第六章VHDL设计初步

第一节 2选1多路选择器的VHDL描述 第二节 寄存器描述及其VHDL语言现象 第三节 VHDL文本输入设计方法初步

【实验1】 1位全加器原理图输入设计 ； 【实验2】 1位全加器VHDL文本输入设计 【实验3】 有时钟使能的两位十进制计数器原理图输入设计 【实验4】 两位十进制频率计原理图输入设计 【实验5】 8位串入并出寄存器原理图输入设计 【实验6】

数字电路实验

实验一 逻辑门电路功能测试

一、实验目的

1．掌握常用集成逻辑门的逻辑功能，熟悉其外形和引脚排列 2．了解门的门控制作用 3．掌握常用逻辑门的变换方法 二、使用仪器和器件 1．双踪示波器

2．数字电路实验箱

3．74LS51 74LS00 74LS86 74LS20 74LS04 三、实验内容和步骤

1．TTL集成门电路逻辑功能的测试 （1）“与非门”逻辑功能的测试

在实验箱上用一个四输入端“与非门”（ TTL：74LS20 ）。按表1-1完成逻辑功能的测试（输入接逻辑电平选择开关、输出接电平显示）。

表1-1 “与非门”逻辑功能的测试

输 入 A 1 1 0 0 B 1 0 1 0 C 1 1 0 0 输 出 Y 注：测试前应将“与非”门多余的输入端，作适当处理。 （2）用“与或非”门实现Z?AB?C的逻辑功能

在实验箱上用 “与或非”门（ TTL：74LS51 ），按Z?AB?C的逻辑功能接线，并完成表1-2的功

数字电路实验

实验一 逻辑门电路功能测试

一、实验目的

1．掌握常用集成逻辑门的逻辑功能，熟悉其外形和引脚排列 2．了解门的门控制作用 3．掌握常用逻辑门的变换方法 二、使用仪器和器件 1．双踪示波器

2．数字电路实验箱

3．74LS51 74LS00 74LS86 74LS20 74LS04 三、实验内容和步骤

1．TTL集成门电路逻辑功能的测试 （1）“与非门”逻辑功能的测试

在实验箱上用一个四输入端“与非门”（ TTL：74LS20 ）。按表1-1完成逻辑功能的测试（输入接逻辑电平选择开关、输出接电平显示）。

表1-1 “与非门”逻辑功能的测试

输 入 A 1 1 0 0 B 1 0 1 0 C 1 1 0 0 输 出 Y 注：测试前应将“与非”门多余的输入端，作适当处理。 （2）用“与或非”门实现Z?AB?C的逻辑功能

在实验箱上用 “与或非”门（ TTL：74LS51 ），按Z?AB?C的逻辑功能接线，并完成表1-2的功

实验一 2选1多路选择器VHDL设计

一、实验目的：

熟悉利用MAX+plusⅡ的VHDL文本设计流程全过程，学习简单组合逻辑电路的设计、多层次电路的设计、仿真和硬件测试。

二、实验内容：

按照MAX+plusⅡ的文本输入设计方法与流程完成2选1多路选择器的输入（mux21a.vhd）和仿真测试等步骤，给出仿真波形图。最后在实验系统上进行硬件测试，实际验证本项设计的功能。

三、实验步骤：

1、 根据2选1多路选择器的工作原理，编写2选1的VHDL源程序，并输入计算机，mux21a.vhd文件名将源程序存盘。2选1多路选择器的参考程序如下：

ENTITY mux21a IS PORT (a, b, s : IN BIT;

Y : OUT BIT);

END ENTITY mux21a;

ARCHITECTURE one OF mux21a IS BEGIN

PROCESS(a,b,s) BEGIN

IF S='0' THEN y<=a; ELSE y<=b;

END IF; END PROCESS;

END ARCHITECTURE one;

2、 对mux21a.vhd文件编译后，再进行波形

实验一 应用QuartusII 完成完成LED 的驱动的驱动

一、实验目的

通过此实验让学生逐步了解、熟悉和掌握FPGA 开发软件QuartusII 的使用方法及Verilog HDL 的编程 方法。 2、实验内容

实验平台 （EP2C5 核心板）上有 8个发光二极管 ，其中一个发光二极管的硬件原理图如图 1.1 所示,其他的发光二极管原理图与此类似。

本实验的内容是点亮EDA-MK-01模块上的4个发光二极管。 3、 实验原理

FPGA 器件同单片机一样，为用户提供了许多灵活独立的输入/输出 I/O 口。FPGA 每个 I/O 口可以配置为输入、输出、双向 I/O、集电极开路和三态门等各种组态。作为输出口时，FPGA 的 I/O 口可以吸入最大为 24mA 的电流，可以直接驱动发光二极管 LED 等器件。所以只要正确分配并锁定引脚后，在相应的引脚上输出低电平“0”，就可以实现点亮该发光二极管的功能。 4、实验步骤

1）使用QuartusII建立工程

每个开发过程开始时都应建立一个 QuartusII 工程，QuartusII 是以工程的方式对设计过程进行管理，QuartusII工程中存放创建FPGA配置文件需要的所有设置和设计文件。

目录

第一章VHDL文本输入设计方法

1.1 编辑输入并存盘VHDL原文件 1.2 将当前设计设定为工程

1.3 选择VHDL文本编译版本号和排错 1.4 时序仿真

1.5硬件测试 1.6部分实验

第二章全国大学生电子设计竞赛赛题练习

2.1 等精度频率计设计 2.2 数字移相正弦信号发生器设计

2.3 测相仪设计 2.4 逻辑分析相仪设计

2.5 存储示波器设计

第三章Quartus II设计正弦信号发生器

3.1 顶层VHDL文件设计

3.1.1 创建工程和编辑设计文件 3.1.2 创建工程

3.1.3 编译前设置 3.1.4 编译及了解编译结果

3.2 正弦信号数据ROM定制

3.2.1 设计ROM初始化数据文件 3.2.2 定制ROM元件（DATAROM.VHD）

3.2.3仿真 3.2.4 引脚锁定、下载和硬件测试 3.2.5 使用嵌入式逻辑分析仪进行实时测试

3.2.6 对配置器件EPCS4/EPCS1编程 3.2.7 了解此工程的R TL电路图

第四章 MATLAB/DSP Builder DSP硬件模块设计

4.1 可控正弦信号发生器设计

4.1.1 建立设计模型 4.1.2 Simulink模型仿真

4.1.3 S

EDA技术及应用 实验指导书

EDA技术及应用课程实验指导书

实验一 基于 VHDL 的一位全加器设计 一、实验目的

①复习数字逻辑实现全加器的原理。

②学习 QUARTUS II软件的使用方法和 VHDL输入完成设计的全过程。 ③学习实验开发系统的使用方法。

二、实验原理

全加器的输入端口有：两个加数ain和bin，低位来的进位信号cin。输出端口有：和sum，进位信号cout。

ain 0 0 0 0 1 1 1 1

根据全加计算的真值表分析，系统输出与输入之间的逻辑关系为：

sum=(ain XOR bin) XOR cin ;

cout=(ain AND bin)OR(bin AND cin)OR(ain AND cin);

bin 0 0 1 1 0 0 1 1 cin 0 1 0 1 0 1 0 1 sum 0 1 1 0 1 0 0 1 cout 0 0 0 1 0 1 1 1 三、实验设备

序号 1 2 实验箱 计算机 名称 型号与规格 ZY11EDA13BE型 装有Quartus II 软件 数量 备注

四、实验内容

本实验要求完成的任务是用VHDL代码描述一个全加器的功能，并利用可编程逻辑器件开发平台实现这

《EDA技术实验》

实验指导书

适用专业： 电信工程

通信工程 信息工程 自动化

信息与通信工程学院

2012年10月

前 言

一、课程性质

本课程是电信工程、通信工程、信息工程和自动化专业必修的专业实验课程。

通过本课程的教学，使学生掌握EDA技术的开发流程，学会利用以硬件描述语言为实现工具，以可编程逻辑器件为实现载体，在数字系统设计领域熟练应用EDA技术，使其具备研究和开发现代数字系统的能力。 二、项目设置

本课程总学时为20，开设的具体实验项目如下： ? 实验1 平台的应用与全加器设计（4学时，必修）

? 实验2 基于lpm_rom的乘法器和并行乘法器设计（4学时，必修） ? 实验3 基于lpm_rom的信号发生器设计（4学时，必修） ? 实验4 数字频率计设计（4学时，必修） ? 实验5 交通灯控制器设计（4学时，选修） 三、专业安排

电信工程、通信工程、信息工程和自动化专业选修实验1~实验5。 四、本书特点

本指导书的特点是引入工程项目机制来管理实验项目，着重培养学生的方案设计、算法分析和现场调试能力，为将来成为卓越工程师打下坚实的基础。

I

目 录

第一章 实验系

电子信息工程学系实验报告

课程名称：EDA技术与实验

实验项目名称：简单分频时序逻辑电路的设计 实验时间：2012.9.19 班级：通信101 姓名： *** 学号：0107051**

指导教师（签名）： 翁亚滨 成 绩： 实 验 目 的:

1、掌握基本的时序逻辑电路的实现方法。 2、初步了解分频时序逻辑电路的生成方法。

3、过程赋值有阻塞（blocking）赋值和非阻塞（non_blocking）赋值两种方式。 4、学习顺序执行和并发执行。

实 验 环 境: Windows x p 、MAX+plusⅡ软件。

实 验 内 容 及 过 程:

一、测试模块的编写，模块调用的仿真：

1、按屏幕上方的“新建文件”按钮，或选择菜单“File”→“New”，出现如图3-1所

第一部分 物证技术学实验

实 验 守 则

一、学生要按各实验规定进入实验室，明确实验目的、步骤等，不得将与实验无关的物品带入室内。

二、进入实验室后，必须严格遵守实验室的各项规章制度，不得高声喧哗，不得随便串组(座)，不得随意运用实验室的任何物品。

三、实验时，要服从实验教师、管理人员的指导，认真操作。不得草率从事、抄袭臆造，做其它与实验无关的工作。

四、实验中，要爱护公共财物，不得随意拆卸实验仪器设备，严格按照有关操作规程使用仪器设备，并节约各种实验材料。如违反操作规程或不听从指导而造成仪器设备器材损坏的，按学院有关规定处理。

五、必须注意人身和设备安全，若发现异常现象或事故隐患，应立即向管理人员和教师报告，不得自行处理。

六、办理设备交接时，双方均应当签字。如果，接受方发现设备损坏的，可以拒绝接受，拒绝签字，并向指导教师报告。否则，交接双方对设备负赔偿责任。

七、实验完毕，应将仪器、工具及实验用具等洗涤和清理归还，并由班长和学习委员负责组织打扫实验室卫生，倾倒垃圾，切断电源水源，经管理人员验收后，方可离开实验室。

八、严格考勤制度，两次以上迟到、早退或者旷课的，实验课以零分计。

九、实验前要做好预习工作，并写出实验报告中的部分内容。