eda课程设计题目

要求三个及三个以下的必须完全达到要求。 多余三个要求的，至少达到三个要求。 带星号要求的，做出来基本就是优。 每人不能选重（一个班内）。

1 数字频率计

1) 设计一个能测量方波信号的频率的频率计。 2) 测量的频率范围是0?999999Hz。 3) 结果用十进制数显示。

2 乒乓球游戏机

1) 用8个发光二极管表示球；用两个按钮分别表示甲乙两个球员的球拍 2) 一方发球后，球以固定速度向另一方运动（发光二极管依次电量），当球达到最后一个

发光二极管时，对方击球（按下按钮）球将向相反方向运动，在其他时候击球视为犯规，给对方加1分；都犯规，各加1分； 3) 甲乙各有数码管计分

4) 裁判有一按钮，可系统初始化，每次得分后，按下一次

3 彩灯控制器

1) 设计一个彩灯控制器，使十个彩灯（LED管）能连续发出四种以上不同的显示形式（如

奇数依次亮），；

2) 随着彩灯显示图案的变化，发出不同的音响声（可用不同频率的矩形波产生）。

4 速度表

1) 显示汽车时速Km/h

2) 车轮每转一圈，有一个传感脉冲；每个脉冲代表1m的距离 3) 采样周期设为10S

4) *要求显示到小数点后2位 5) 数码管显示 6) *超速报警

5 拔河游戏机

1)

要求三个及三个以下的必须完全达到要求。 多余三个要求的，至少达到三个要求。 带星号要求的，做出来基本就是优。 每人不能选重（一个班内）。

1 数字频率计

1) 设计一个能测量方波信号的频率的频率计。 2) 测量的频率范围是0?999999Hz。 3) 结果用十进制数显示。

2 乒乓球游戏机

1) 用8个发光二极管表示球；用两个按钮分别表示甲乙两个球员的球拍 2) 一方发球后，球以固定速度向另一方运动（发光二极管依次电量），当球达到最后一个

发光二极管时，对方击球（按下按钮）球将向相反方向运动，在其他时候击球视为犯规，给对方加1分；都犯规，各加1分； 3) 甲乙各有数码管计分

4) 裁判有一按钮，可系统初始化，每次得分后，按下一次

3 彩灯控制器

1) 设计一个彩灯控制器，使十个彩灯（LED管）能连续发出四种以上不同的显示形式（如

奇数依次亮），；

2) 随着彩灯显示图案的变化，发出不同的音响声（可用不同频率的矩形波产生）。

4 速度表

1) 显示汽车时速Km/h

2) 车轮每转一圈，有一个传感脉冲；每个脉冲代表1m的距离 3) 采样周期设为10S

4) *要求显示到小数点后2位 5) 数码管显示 6) *超速报警

5 拔河游戏机

1)

用VHDL语言实现数字钟的设计

2011年12月21日

一、EDA课程设计的目的与任务

（一）、掌握利用可编程逻辑器件和EDA设计工具进行电子系统设计的方法，内容包括：

（1）VHDL程序设计、输入——在ise平台上用VHDL描述系统的功能 （2）逻辑综合——将源程序编译后，为设计系统选择一个电路实现方案，按照这个方案进行逻辑综合和优化，生成1个电路网表文件

（3）功能仿真——检查自己的设计是否达到和完成要求的逻辑功能

（4）设计实现——布局、布线及配置，最后生成可以写到芯片中的目标文件 （5）时序仿真——是适配到选定的芯片后进行的仿真，它模拟芯片的实际动作，仿真时间模型严格将门级延时计算在内，可以分析出竞争与冒险，时序仿真验证过的电路与实际电路基本上已致。 （6）器件编程——对器件编程下载 （7）测试

二、EDA课程设计的要求

设计实现一个具有带预置数的数字钟，具有显示年月日时分秒的功能。用6个数码管显示时分秒，set按钮产生第一个脉冲时，显示切换年月日，第2个脉冲到来时可预置年份，第3个脉冲到来时可预置月份，依次第4、5、6、7

用VHDL语言实现数字种的设计

个脉冲到来时分别可预置日期、时、分、秒，第 8个脉冲到来后预

河北科技大学

课程设计报告

学生姓名： 学 号： 专业班级： 电信 课程名称： EDA技术

学年学期： 2013—2014 学年 第二学期

指导教师： 安国臣

2 0 14年 6月

课程设计成绩评定表

学生姓名 专业班级 设计题目 电梯控制器设计 指 导 教 师 评 语 指导教师： 安国臣 年 月 日 电信 学 号 起止时间 成绩 2014年6月16日—6月20日

目录

1.设计题目 2.设计目的 3.设计内容 4.设计原理 5.具体程序说明 6.实现的功能及运行规则 7.编译与仿真波形 8.硬件测试 9.设计体会 10.附录

引言

电梯控制

在系统编程技术课程设计 课程名称任课教师设计题目班级 姓名 学号 日期 在系统编程技术 谭敏 出租车自动计费器 05自动化（1）班 王娜 0510203027 2008年1月1日

1

出租车自动计费器EDA设计

1、题目分析

1.1 设计要求

设计一个出租车自动计费器，计费包括起步价、行车里程计费、等待时间计费3部分；用3位数码管显示金额，最大值为999.9元，最小计价单元为0.1元，行程3公里内，且等待时间3分钟以内，起步价为8元，超过3公里，以每公里1.6元计费，等待时间单价为每分钟1元；用两位数码管显示总里程，最大为99公里，用两位数码管显示等待时间，最大值为59MIN。

1.2设计原理

根据层次化设计理论，该设计问题自顶向下可分为分频模块、控制模块、计量模块、译码和动态扫描显示模块，其系统框图如下图所示，各模块功能如下所述。 FPGA

时钟信号 分频器 计费 译码 显示 等待信号 控制器 公里脉冲

河北科技大学

课程设计报告

学生姓名： 学 号： 专业班级： 电信 课程名称： EDA技术

学年学期： 2013—2014 学年 第二学期

指导教师： 安国臣

2 0 14年 6月

课程设计成绩评定表

学生姓名 专业班级 设计题目 电梯控制器设计 指 导 教 师 评 语 指导教师： 安国臣 年 月 日 电信 学 号 起止时间 成绩 2014年6月16日—6月20日

目录

1.设计题目 2.设计目的 3.设计内容 4.设计原理 5.具体程序说明 6.实现的功能及运行规则 7.编译与仿真波形 8.硬件测试 9.设计体会 10.附录

引言

电梯控制

1

姓名：学号：班级：EDA 课程设计 王 亮 2012118064 1211自动化

设计题目

多功能数字钟电路设计

设计任务及要求

多功能数字钟应该具有的功能有：显示时—分—秒、小时和分钟可调等基本功能。整个钟表的工作应该是在1Hz信号的作用下进行，这样每来一个时钟信号，秒增加1秒，当秒从59秒跳转到00秒时，分钟增加1分，同时当分钟从59分跳转到00分时，小时增加1小时，小时的范围为0~23时。

在实验中为了显示的方便，由于分钟和秒钟显示的范围都是从0~59，所以可以用一个3位的二进制码显示十位，用一个四位的二进制码（BCD码）显示个位，对于小时因为他的范围是从0~23，所以可以用一个2位的二进制码显示十位，用一个4位的二进制码（BCD码）显示个位。

实验中由于七段码管是扫描的方式 显示，所以虽然时钟需要的是1Hz时钟信号，但是扫描需要一个比较高频率的信号，因此为了得到准确的1Hz信号，必须对输入的系统时钟50Mhz进行分频。

调整时间的按键用按键模块的S1和S2，S1调节小时，每按下一次，小时增加一个小时；S2调整分钟，每按下一次，分钟增加一分钟。另外用S8按键作为系统时钟复位，复位后全部显示00—00—00。

三．基于Veril

石河子大学信息科学与技术学院

EDA课程设计报告

课题名称： 学生姓名： 学 号： 学 院： 专业年级： 指导教师： 完成日期：

心电图显示

信息科学与技术学院 电子信息工程2011级

2013年1月1日

摘要：针对心电信号的特点进行心电信号的采集、数据转换模块的设计与开发。设计一种用于心电信号采集的电路，然后进行A/D转换，使得心电信号的频率达到采样要求。人体的心电信号是一种低频率的微弱信号，由于心电信号直接取自人体，所以在心电采集的过程中不可避免会混入各种干扰信号。为获得含有较小噪声的心电信号，需要对采集到的心电信号做降噪处理。目前对心电信号的降噪有多种方法，本文主要从滤波的方面介绍将噪声从信号中分离。 关键词：心电信号采集，降噪，A/D转换放大，电源电路

一、 总体设计思路：

心电信号是一种典型的人体生理信号，具有生物电信号的普遍特征，如幅度小、频率低并且易受外界环境干扰，为采集和测量带来了难度。由于本系统需要进行大量的数学运算，所以对处理器的数据处理能力和速度也有很高的要求。如果选用处理速度很快的处理器，则相应的外设也要有与之相适应的性能指标[16]。综合各个方面因素，电路设计要求：

(1)对微弱的心电心电信号进行放大和滤

FPGA/CPLD CAD技术概述

FPGA（Field Programmable Gates Array,现场可编程门阵列）与CPLD（Complex Programmable Logic Device,复杂可编程逻辑器件）都是可编程逻辑器件，它们是在PAL、GAL等逻辑器件的基础之上发展起来的。同以往的PAL、GAL等相比较，FPGA/CPLD的规模比较大，适合于时序、组合等逻辑电路应用场合，它可以替代几十甚至上百块通用IC芯片。这样的FPGA/CPLD实际上就是一个子系统部件。这种芯片具有可编程性和实现方案容易改动的特点。由于芯片内部硬件连接关系的描述可以存放在磁盘、ROM、PROM或EPROM中，因而在可编程门阵列芯片及外围电路保持不动的情况下，换一块EPROM芯片，就能实现一种新的功能。FPGA芯片及其开发系统问世不久，就受到世界范围内电子工程设计人员的广泛关注和普遍欢迎。

经过了十几年的发展，许多公司都开发出了多种类型的可编程逻辑器件（PLDs,Programmable Logic Devices）.比较典型的就是Xilinx 公司的FPGA 器件系列和Altera公司的CPLD 器件系列，它们开发较早，占据了较大的PLD市场。当

FPGA/CPLD CAD技术概述

FPGA（Field Programmable Gates Array,现场可编程门阵列）与CPLD（Complex Programmable Logic Device,复杂可编程逻辑器件）都是可编程逻辑器件，它们是在PAL、GAL等逻辑器件的基础之上发展起来的。同以往的PAL、GAL等相比较，FPGA/CPLD的规模比较大，适合于时序、组合等逻辑电路应用场合，它可以替代几十甚至上百块通用IC芯片。这样的FPGA/CPLD实际上就是一个子系统部件。这种芯片具有可编程性和实现方案容易改动的特点。由于芯片内部硬件连接关系的描述可以存放在磁盘、ROM、PROM或EPROM中，因而在可编程门阵列芯片及外围电路保持不动的情况下，换一块EPROM芯片，就能实现一种新的功能。FPGA芯片及其开发系统问世不久，就受到世界范围内电子工程设计人员的广泛关注和普遍欢迎。

经过了十几年的发展，许多公司都开发出了多种类型的可编程逻辑器件（PLDs,Programmable Logic Devices）.比较典型的就是Xilinx 公司的FPGA 器件系列和Altera公司的CPLD 器件系列，它们开发较早，占据了较大的PLD市场。当