数字逻辑全加器实验报告

数字逻辑实验报告

姓名： 学号： 专业：计算机科学与技术

实验一：SSI 组合逻辑电路分析与设计 一、实验目的

1. 掌握用 SSI ( 小规模数字集成电路 ) 构成的组合逻辑电路的分析与测试方法； 2. 掌握组合逻辑电路的设计方法。 二、预习要求

1. 熟悉门电路工作原理及相应的逻辑表达式； 2. 熟悉数字集成块的引线位置及引线用途； 3. 预习组合逻辑电路的分析与设计步骤。 三、实验原理

组合逻辑电路是最常见的逻辑电路之一 , 其特点是在任一时刻的输出信号仅取决于该时刻的输入信号 , 而与信号作用前电路原来所处的状态无关。 组合逻辑电路的设计步骤如图1所示。

图1 组合逻辑电路的设计步骤

四、实验内容

1、设有一个监视交通信号灯工作状态的逻辑电路如表1 表1 交通灯真值表 所示，图中用 R 、 Y 、 G 分别表示红、黄、绿三个灯 ， 并规定灯亮时为 1,不亮时为 0 。用 L表示故障信号, 正常工作时 L 为 0, 发生故障时 L 为 1 。按图2接 线 ，验证理论分析结果 , 并记入表1中 。

五、仿真数据

表2 在线仿真结果 R

福建农林大学计算机与信息学院

课程名称：姓 名：系：专 业：年 级：学 号：指导教师：职 称：信息工程类

实验报告

数字逻辑

天贵あ→黄泉↑霸气的一号

网络工程 网络工程 2009级 1181181188 陆小风 讲师

年 月 日

实验项目列表

序号 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 实验项目名称 TTL集成门电路逻辑功能测试 译码器和数据选择器 组合逻辑电路 集成触发器 集成计数器 成绩 指导教师 陆立峥 陆立峥 陆立峥 陆立峥 陆立峥

福建农林大学计算机与信息学院信息工程类实验报告

系： 网络工程 专业： 网络工程 年级： 2009级 姓名： 黄贵泉 学号： 091154001 实验课程：数字逻辑 实验室号：__田家炳实验楼404 实验设备号： 01 实验时间：2010.06.03 指导教师

实验一 TTL门电路的逻辑功能测试

一、实验目的

1、掌握TTL器件的使用规则。 2、掌握TTL集成与非门的逻辑功能。 3、掌握TTL集成与非门的测试方法。

二、实验原理

TTL集成电路的输入端和输出端均为三极管结构，所以称作三极管、三极管逻辑电路（Transistor -Transistor Logic ）简称TTL电路。54 系列的TTL电路和74 系列的TTL电路具有完全相同的电路结构和电气性能参数。所不同的是54 系列比74 系列的工作温度范围更宽，电源允许的范围也更大。74 系列的工作环境温度规定为0—700C，电源电压工作范围为5V±5%V，而54 系列工作环境温度规定为-55—±1250C，电源电压工作范围为5V±10%V。

54H 与74H,54S 与74S 以及54LS 与74LS 系列的区别也仅在于工作环境温度与电源电压工作范围不同，就像54 系列和74 系列的区别那样。在不同系列的TTL 器件中，只要器件型号的后几位数码一样，则它们的逻辑功能、外形尺寸、引脚排列就完全相同。

TTL 集成电路由于工作速度高、输出幅度较大、种类多、不易损坏而使用较广，特别对我们进行实验论证，选用TTL 电路比较合适。因此，本实训教材大

实验1 原理图输入设计8位全加器

一、 实验目的：

熟悉利用QuartusⅡ的原理图输入方法设计简单组合电路，掌握层次化设计的方法，并通过一个8位全加器的设计把握利用EDA软件进行电子线路设计的详细流程。

二、 原理说明：

一个8位全加器可以由8个1位全加器构成，加法器间的进位可以串行方式实现。即将低位加法器的进位输出cout与其相邻的高位加法器的最低进位输入信号cin相接。而一个1位全加器可以按照本章第一节介绍的方法来完成。

三、 实验内容：

1：完全按照本章第1节介绍的方法与流程，完成半加器和全加器的设计，包括原理图输入、编译、综合、适配、仿真。

2：建立一个更高的原理图设计层次，利用以上获得的1位全加器构成8位全加器，并完成编译、综合、适配、仿真和硬件测试。

四、 实验环境：

计算机、QuartusII软件。

五、 实验流程： 实验流程：

根据半加器工作原理，建立电路并仿真，并将元件封装。

↓

利用半加器构成一位全加器，建立电路并仿真，并将元件封装。 ↓

利用全加器构成8位全加器，并完成编译、综合、适配、仿真。 图1.1 实验

浙江大学城市学院实验报告

课程名称 数字逻辑设计实验

实验项目名称 实验六 编码器及其应用

学生姓名 专业班级 学号 实验成绩 指导老师（签名 ） 日期

注意：

? 务请保存好各自的源代码，已备后用。

? 完成本实验后,将实验项目文件和实验报告，压缩为rar文件，上传ftp。如没有个人

文件夹，请按学号_姓名格式建立。

ftp://wujzupload:123456@10.66.28.222:2007/upload

? 文件名为：学号_日期_实验XX，如31101001_20120905_实验01

一. 实验目的和要求

1. 掌握一种门电路组成编码器的方法。

2. 掌握8 -3线优先编码器74LS148，10 -4线优先编码器74LS147的功能。 3. 学会使用两片8 -3线编码器组成16 -4线编码器。。 二. 实验内容、原理及实验结果与分析 1、使用基本门电路，设计4-2编码器 【

普通高等教育“十一五”国家级规划教材 数 字 逻 辑 ---实验指导书 姓 名：李 金 善 指导老师：杨 继 青 班 级：计科1011 学 号：2010117136 湖北文理学院出版社 数字逻辑实验指导书

目 录

第一章 绪论..............................................2 1.1 数字逻辑概述......................................2 1.2 数字电路的特点....................................2 1.3 基本逻辑电路......................................2 1.4 逻辑函数的表示方法................................3 第一章 EWB5.0概述......................

普通高等教育“十一五”国家级规划教材 数 字 逻 辑 ---实验指导书 姓 名：李 金 善 指导老师：杨 继 青 班 级：计科1011 学 号：2010117136 湖北文理学院出版社 数字逻辑实验指导书

目 录

第一章 绪论..............................................2 1.1 数字逻辑概述......................................2 1.2 数字电路的特点....................................2 1.3 基本逻辑电路......................................2 1.4 逻辑函数的表示方法................................3 第一章 EWB5.0概述......................

HUNAN UNIVERSITY

数字逻辑

学生姓名 李国龙 学专

生业

学班

号 201408010211 级 计算机科学与技术 2015年12月 2日

实验一 四人表决电路

一、实验内容：

设计一个4人表决电路。即如果3人或3人以上同意，则通过；反正，则被否决。用与非门实现。 二、实验目的：

（1）学会组合逻辑电路的特点；

（2） 利用VHDL对组合逻辑电路进行分析与设计； 三、实验原理：

组合逻辑电路是一种重要的数字逻辑电路：特点是任何时刻的输出仅仅取决于同一时刻输入信号的取值组合。根据电路确定功能，是分析组合逻辑电路的过程，一般按图1-1所示步骤进行分析。

组合逻辑电路逻辑表达式最简表达式真值表确切电路功能图1-1 组合逻辑电路的分析步骤

根据要求求解电路，是设计组合逻辑电路的过程，一般按图1-2所示步骤进行设计。

问题提出真值表逻辑表达式化简变换逻辑图图1-2 组合逻辑电路的设计步骤

VHDL具有功能强大的语言结构，可以用简洁明确的源代码来描述复杂的逻辑控制。它具有多层次的设计描述功能，层层细化，最后可直接生成电路级描述。VHDL支持同步电路、异步电路和随机电路的设计，这是其他硬件描述语言所不能比拟的。VHDL还支持各种设计

篇一：组合逻辑电路实验报告 甘肃政法学院

本科生实验报告 （组合逻辑电路的设计） 姓名: 学院: 专业: 班级:

实验课程名称:数字电子技术基础 实验日期: 指导教师及职称: 实验成绩: 开课时间： 甘肃政法学院实验管理中心印制 篇二：组合逻辑电路实验报告

课程名称：数字电子技术基础实验 指导老师：樊伟敏

实验名称：组合逻辑电路实验 实验类型：设计类 同组学生姓名：__________ 一、实验目的和要求（必填）二、实验内容和原理（必填） 三、主要仪器设备（必填） 五、实验数据记录和处理 七、讨论、心得 一．实验目的

1.加深理解全加器和奇偶位判断电路等典型组合逻辑电路的工作原理。 2.熟悉74ls00、74ls11、74ls55等基本门电路的功能及其引脚。 3.掌握组合集成电路元件的功能检查方法。 4.掌握组合逻辑电路的功能测试方法及组合逻辑电路的设计方法。 二、主要仪器设备

74ls00（与非门） 74ls55（与或非门） 74ls11（与门） 导线 电源 数电综合实验箱 三、实验内容和原理及结果 四、操作方法和实验步骤 六、实验结果与分析（必填） 实验报告 (一)

一位全加器

1.1 实验原理：全加器实现一位二

数字逻辑实验报告（1）

数字逻辑实验1 一、系列二进制加法器二、小型实验室门禁系设计50% 评语：（包含：预习报告内容、实验过程、实验结果及分析） 总成绩 统设计50% 教师签名 姓 名： 学 号： 班 级： CS 指 导 教 师：

计算机科学与技术学院 2018年 5 月 22 日

1 / 32

《数字电路与逻辑设计》实验报告

数字逻辑实验报告

系列二进制加法器设计预习报告

2 / 32

《数字电路与逻辑设计》实验报告

一、系列二进制加法器设计 1、实验名称

系列二进制加法器设计。

2、实验目的

要求同学采用传统电路的设计方法，对5种二进制加法器进行设计，并利用工具软件，例如，“logisim”软件的虚拟仿真功能来检查电路设计是否达到要求。

通过以上实验的设计、仿真、验证3个训练过程使同学们掌握传统逻辑电路的设计、仿真、调试的方法。

3、实验所用设备

Logisim2.7.1软件一套。

4、实验内容

对已设计的5种二进制加法器，使用logisim软件对它们进行虚拟实验仿真，