四位数奇偶校验器

题 目：基于可编程逻辑器件的四位奇偶校验器设计 指导老师: 学生姓名： 所属院系： 专 业： 班 级： 学 号：

完成日期：

本科生课程设计任务书

班 级： 姓 名：

设计题目：基于可编程逻辑器件的四位奇偶校验器设计

要求完成的内容：1.设计出一个奇偶校验逻辑电路,当四位数中有奇数个

1时输出结果为1;否则为0。 2．写出该电路的真值表。 3．采用逻辑门电路或可编程逻辑阵列PLA实现。 4．画出详细的电路图。 5．写出详细的原理说明。

指导教师：

教研室主任：

一、概述

2

. . . . .

四位数除以两位数竖式练习题

8417÷23= 8139÷48= 5894÷16=

1508÷85= 9857÷11= 6909÷95=

2080÷44= 5435÷91= 2524÷84=

6874÷30= 1420÷92= 5416÷70=

1592÷11= 9602÷28= 9036÷50=

2529÷35= 7750÷86= 3303÷41=

8812÷87= 4741÷63= 2705÷94=

3326÷11= 3899÷64= 4410÷67=

7677÷74= 2663÷15= 3214÷27=

9784÷25= 6904÷91= 3445÷33=

7939÷78= 4502÷23= 6137÷20=

3444÷87= 7021÷51= 6095÷30=

1145÷32= 9572÷14= 8674÷17=

7482÷34= 9212÷14= 6382÷54=

8877÷50= 8476÷84= 1636÷62=

5569÷81= 4875÷97= 2276÷70=

7233÷75= 5468÷99= 8678÷25=

6977÷34= 8834÷76= 4552÷18=

6561÷19= 7059÷37= 1783÷66=

5938÷62= 8566

电子科技大学

数字电路课程设计报告

题目：保险箱用四位数字代码锁

院系： 专业： 学号： 学生姓名： 指导教师：

保险箱用四位数字代码锁

一.设计要求：

设计一个保险箱用的4位数字代码锁，该锁有规定的地址代码A、B、C、D4个输入端和一个开箱钥匙孔信号E的输入端，锁的代码由实验者自编。当用钥匙开箱时，如果输入的4个代码正确，保险箱被打开；否则，电路将发出警报（可用发光二极管亮表示）。

具体要求：1）写出改组合逻辑电路的分析和设计方法；

2）参考有关资料画出原理图，找出要使用的芯片；

3）画出真值表以验证是否真确； 4）使用Verilog HDL语言进行仿真。

二.设计方案：

1.该组合逻辑电路的分析和设计方法：

本设计方案中我采用多路复用器，2-4译码器，LED灯和或门等器件来完成设计。用2个74x151多路复用器扩展为16-2多路复用器，题目中的地址代码A、B、C、D4个输入端作为扩展的多路复用器的地址端，D0-D8作为数据端。开箱钥匙孔信号E作为2-4decoder的使能端。设计开锁的正确代码为0101，当用钥匙开锁（即2-4decoder的使能端有效）时，如果正确输入开锁密码：0101，则输出Y为逻辑高电平，Y’为逻辑低电平，锁被打开，而L

电子科技大学

数字电路课程设计报告

题目：保险箱用四位数字代码锁

院系： 专业： 学号： 学生姓名： 指导教师：

保险箱用四位数字代码锁

一.设计要求：

设计一个保险箱用的4位数字代码锁，该锁有规定的地址代码A、B、C、D4个输入端和一个开箱钥匙孔信号E的输入端，锁的代码由实验者自编。当用钥匙开箱时，如果输入的4个代码正确，保险箱被打开；否则，电路将发出警报（可用发光二极管亮表示）。

具体要求：1）写出改组合逻辑电路的分析和设计方法；

2）参考有关资料画出原理图，找出要使用的芯片；

3）画出真值表以验证是否真确； 4）使用Verilog HDL语言进行仿真。

二.设计方案：

1.该组合逻辑电路的分析和设计方法：

本设计方案中我采用多路复用器，2-4译码器，LED灯和或门等器件来完成设计。用2个74x151多路复用器扩展为16-2多路复用器，题目中的地址代码A、B、C、D4个输入端作为扩展的多路复用器的地址端，D0-D8作为数据端。开箱钥匙孔信号E作为2-4decoder的使能端。设计开锁的正确代码为0101，当用钥匙开锁（即2-4decoder的使能端有效）时，如果正确输入开锁密码：0101，则输出Y为逻辑高电平，Y’为逻辑低电平，锁被打开，而L

STC 51单片机的经典程序。

四位数码管可调时钟(1)

/**** 本程序中,晶振为12MHz, ****/

/**** 时间控制采用定时中断控制方式。 ****/

/**** 模式和时间调整采用查询方式。 ****/

#include<reg52.h>

sbit P20=P2^0; //分个位控制端

sbit P21=P2^1; //分十位控制端

sbit P22=P2^2;

sbit P23=P2^3;

sbit key0=P3^0;

sbit key1=P3^1;

sbit key2=P3^2; //时个位控制端 //时十位控制端 sbit led=P2^7; //second display led //模式设置 //加 //减

unsigned char hour,min,sec,T50ms;

unsigned char modstate; //模式状态

unsigned char code table[]={0xc0,0xf9,0xa4,0xb0,0x99,0x92,0x82,0xf8,0x80,0x90,0xff};//段码

void init(); //初始化子程序声明

void delay500us(unsig

起始位、数据位、奇偶校验位和停止位的概念、含义 和作用？请各位大神分别告知下，谢谢

KPMGCY 10级 分类： 汇编语言 被浏览753次 2013.07.19

xiaweixin335

采纳率：49% 10级 2013.07.19

（1）在信号线上共有两种状态，可分别用逻辑1（高电平）和逻辑0（低电平）来区分。在发送器空闲时，数据线应该保持在逻辑高电平状态。 （2）起始位（Start Bit）：发送器是通过发送起始位而开始一个字符传送，起始位使数据线处于逻辑0状态，提示接受器数据传输即将开始。 （3）数据位（Data Bits）：起始位之后就是传送数据位。数据位一般为8位一个字节的数据（也有6位、7位的情况），低位（LSB）在前，高位（MSB）在后。 （4）校验位（parity Bit）：可以认为是一个特殊的数据位。校验位一般用来判断接收的数据位有无错误，一般是奇偶校验。在使用中，该位常常取消。 （5）停止位：停止位在最后，用以标志一个字符传送的结束，它对应于逻辑1状态。 （6）位时间：即每个位的时间宽度。起始位、数据位、校验位的位宽度是一致的，停止位有0.5位、1位、1.5位格式，一般为1位。 （7）帧：从起始位开始到停止位结束的时

综 合 课 程 设 计

三相步进电机控制器电路的设计

班 级 学 号 学 生 姓 名 指 导 教 师

课 程 设 计 任 务 书

一、设计说明

步进电机是工业过程控制及仪表控制中的主控元件之一，作为执行元件其特点为能够快速起启停、精度高且能直接接收数字量，由于这些特点使其在定位场合得到了广泛的应用。

设计一个三相步进电机控制器，使其能够控制步进电机的工作状态，如步进电机正、反转，步进电机的工作方式等。

用键盘设定步进电机的工作频率，工作方式，并用数码管显示设定值，可以通过按键来更换显示内容。用示波器观测三相的输出波形，并用数码管显示电路的工作状态。 二、技术指标

步进电机的工作频率为：<10kHz 三、设计要求

1．进行方案论证，提出一个合理的设计方案并进行理论设计； 2．对所设计的方案部分进行调试； 3．在选择器件时，应考虑成本。 4．设计测量调试电路。 四、实验要求

1．根据技术指标制定实验方案；验证所设计的电路。 2．进行实验数据处理和分析。 五、推荐参考资料

1.谢自美. 电子线路设计·实验·测试. [M]武汉：华中理工大学出版社，2000年

2.阎石. 数字电子技术基础. [M]北

51单片机奇偶校验C51程序

采用偶校验，单片机串口方式3，9位数据，最后一位是奇偶校验位。

偶校验：就是发送的8位数据中1的个数为偶数时，TB8=0；为奇数时，TB8=1； 奇校验：就是发送的8位数据中1的个数为奇数时，TB8=0；为偶数时，TB8=1； 由于PSW中的P可以表达累加器A中“1”的个数的奇偶性，具体如下： P(PSW.0)奇偶标志位：

P=1，A中“1”的个数为奇数

P=0，A中“1”的个数为偶数

所以要用P和TB8、RB8作为发送与接收的判据，则必须使用偶校验。 C语言程序如下： 发送程序

Void chek_even(uchar data) {

ACC=data； TB8=P； SBUF=data； While(!TI)； TI=0； }

接收程序

Void chek_even(uchar data) {

While(!RI)； RI=0；

data= SBUF；

ACC=data；

If(RB8==P)chek_flag=0； Else chek_flag=1； }

[键入文字]武汉理工大学《电子电工技术综合》课程设计说明书

目录

摘要……………………………………………………………2 1. 设计要求……………………………………………………3

1.1初始条件…………………………………………………………3 1.2具体要求…………………………………………………………3

2. 结构设计……………………………………………………3

2.1电路组成…………………………………………………………3 2.2电路实现方法……………………………………………………3

3. 方案选择……………………………………………………4

3.1方案一…………………………………………………………4 3.2方案二…………………………………………………………7 3.3方案比较………………………………………………………9

4. 硬件设计……………………………………………………9

4.1系统框图…………………………………………………………9 4.2总体电路及其说明………………………………………………10 4.2.1抢答电路……………………………………………………10 4.2.2定时电路……………………………………………………12 4.2.3总电路……

成 绩 评 定 表

学生姓名 专 业 评 语 高亮 班级学号 课程设计题目 1103060128 四位二进制减法计数器 通信工程 组长签字： 成绩 日期 20 年 月 日

课程设计任务书

学 院 学生姓名 课程设计题目 信息科学与工程学院 高亮 专 业 班级学号 通信工程 1103060128 四位二进制减法计数器（缺0011， 0100， 0101， 0110， 1000） 实践教学要求与任务: 1、了解数字系统设计方法 2、熟悉VHDL语言及其仿真环境、下载方法 3、熟悉Multisim环境 4、设计实现四位二进制减法计数器 工作计划与进度安排: 第一周 熟悉Multisim环境及QuartusⅡ环境，练习数字系统设计方法， 包括采用触发器设计和超高速硬件描述语言设计，体会自上而 下、自下而上设计方法的优缺点。 第二周 1.在QuartusⅡ环境中用VHDL语言实现四位二进制减法计数器(缺0011， 0100， 0101， 0110， 1000）， 2.在Multisim环境中仿真实现四位二进制减法计数器（