PPT逻辑设计与完美呈现

携手蓝草咨询 为事业腾飞蓄能 http://www.bgwahaha.cn

PPT完美设计呈现秘笈（1天精华版 专业设计提升篇）

——高效制作 精准呈现 完美设计 掌控沟通——

PPT职场/商务应用高级培训师李宝运倾囊传授PPT完美设计呈现的最全秘笈 课时设计：1天 培训对象：

本课程适用于企事业单位经常需要对外或对内使用PPT进行展示交流的职场人士。 学员需具有一定的办公软件操作基础，需要通过本课程快速掌握一流PPT作品的设计呈现方法。 课程介绍：

本课程是Office高效办公权威专家、PPT商务演示实战型专家、PPT高级讲师李宝运，结合多年的培训经验和终端单位的实际需求编写。

本课程以PPT职场/商务应用为主线，颠覆传统的认识，强化视觉思维，以全新的观念和规范的流程制作PPT，囊括了从演示文稿快速创建、文字、图片、形状的高效应用技巧、页面排版美化、模板设计、超酷炫动画等PowerPoint高级技巧。

本课程学员和讲师同步案例操作，助力学员在短时间内成为PPT高手，使没有美术基础和设计功底的学员也能够快速掌握设计美化要领，随心所欲制作精彩的PPT报告。 课程目标：

1. 颠覆传统的认识，以全新的思维和观念制作PPT！ 2. 掌握正确、高

一、选择题（每空1.5分共21分）

1、十进制数55的等值二进制数是 C 。

A、 (001101)2 B、(110101)2 C、(110111)2 D、(111010)2 2、二进制数(10111011)2的等值十进制数是 D 。

A、 157 B、 127 C、 155 D、 187

3、已知输入A、B和输出Y的波形如下图所示，则对应的逻辑门电路是 。

A、 与门 B、异或门 C、 或非门 D、 同或门

ABY波形图（题3）

4、欲使JK触发器按Q*?Q?工作，可使JK触发器的输入端 。

A、J=K=1 B、J=0,K=0 C、J=0,K=1 D、J=1,K=0 5、十六选一数据选择器，其控制输入端有 个。

A、.2 B、3 C、4 D、8

6、8位移位寄存器，串行输入时经 个脉冲后，8位数码全部移入寄存器中。

A、1 B、2 C、4 D、8

7、某一逻辑函数真值表确定后，下面描述该函数功能的方法中，

数字电路与逻辑设计实验报告

学 院： 班 级： 姓 名： 学 号：

日 期：

一． 实验名称：

实验一：QuartusII 原理图输入法设计与实现

实验二：用 VHDL 设计与实现组合逻辑电路 实验三：用 VHDL 设计与实现时序逻辑电路 实验四：用 VHDL 设计与实现数码管动态扫描控制器

二． 实验所用器件及仪器：

1.计算机 2.直流稳压电源

3.数字系统与逻辑设计实验开发板

三． 实验要求：

实验一：

（1） 用逻辑门设计实现一个半加器，仿真验证其功能，并生成新的半加器图

形模块单元。 （2） 用（1）实现的半加器和逻辑门设计实现一个全加器，仿真并验证其功能，

并下载到实验板上测试。要求用拨码开关设定输入信号，发光二极管显示输出信号。 （3） 用3—8线译码器和逻辑门设计实现函数F=/C/B/A+/CB/A+C/B/A+CBA,仿

真验证其功能并下载到实验板测试。要求用拨码开关设定输入信号，发光二极管显示输出信号。

注：实验时将三个元器件放在一个new block diagram中实现。

实验二：

（1） 用VH

《数字电路与逻辑设计》试题3

参考答案

一. 填空题(10)

1． 一个触发器有Q和Q两个互补的输出引脚，通常所说的触发器的输出端是指 Q ，所谓置位就

是将输出端置成 1 电平，复位就是将输出端置成 0 电平。

2． 我们可以用逻辑函数来表示逻辑关系，任何一个逻辑关系都可以表示为逻辑函数的 与或 表达式，也

可表示为逻辑函数的 或与 表达式。

3．计数器和定时器的内部结构是一样的，当对不规则的事件脉冲计数时，称为 计数 器，当对周期性的规则脉冲计数时，称为 定时 器。

4．当我们在计算机键盘上按一个标为“3”的按键时，键盘向主机送出一个ASCII码，这个ASCII码的值

为 33H 。

5．在5V供电的数字系统里，所谓的高电平并不是一定是5V，而是有一个电压范围，我们把这个电压范

围称为 高电平噪声 容限；同样所谓的低电平并不是一定是0V，而也是有一个电压范围，我们把这个电压范围称为 低电平噪声 容限。 二. 选择题(10)

1．在数字系统里，当某一线路作为总线使用，那么接到该总线的所有输出设备（或器件）必须具有 b

结构，否则会产生数据冲突。

a. 集电极开路；

数字电路与逻辑设计(1)

班级 学号 姓名 成绩

一．单项选择题（每题1分，共10分）

1．表示任意两位无符号十进制数需要（ ）二进制数。

A．6 B．7 C．8 D．9 2．余3码10001000对应的2421码为（ ）。

A．01010101 B.10000101 C.10111011 D.11101011 3．补码1．1000的真值是（ ）。

A． +1.0111 B. -1.0111 C. -0.1001 D. -0. 1000 4．标准或-与式是由（ ）构成的逻辑表达式。

A．与项相或 B. 最小项相或 C. 最大项相与 D.或项相与 5.根据反演规则，F??A?C???C?DE??E的反函数为（ ）。

A. F?[AC?C(D?E)]?E B. F?AC?C(D?E)?E

C. F?(AC?CD?E)?E D. F?AC?C(D?E)?E

6．下列四种类型的逻辑门中，可以用（

数字电路与逻辑设计(1)

班级 学号 姓名 成绩

一．单项选择题（每题1分，共10分）

1．表示任意两位无符号十进制数需要（ ）二进制数。

A．6 B．7 C．8 D．9 2．余3码10001000对应的2421码为（ ）。

A．01010101 B.10000101 C.10111011 D.11101011 3．补码1．1000的真值是（ ）。

A． +1.0111 B. -1.0111 C. -0.1001 D. -0. 1000 4．标准或-与式是由（ ）构成的逻辑表达式。

A．与项相或 B. 最小项相或 C. 最大项相与 D.或项相与 5.根据反演规则，F??A?C???C?DE??E的反函数为（ ）。

A. F?[AC?C(D?E)]?E B. F?AC?C(D?E)?E

C. F?(AC?CD?E)?E D. F?AC?C(D?E)?E

6．下列四种类型的逻辑门中，可以用（

FSSS系统总体设计分为三大部分：保护及公用逻辑、油燃烧器控制逻辑和煤层(磨组)控制逻辑。

(一)、MFT及首出跳闸逻辑

MFT跳闸条件共14条。

跳闸条件为：

1、两台送风机停止：当两台送风机全部停止后，发此信号。

2、两台引风机停止：当两台引风机全部停止后，发此信号。

3、2/3炉膛压力高高跳闸：当3个炉膛压力高高压力开关中

有2个动作后，发此信号。(压力定值根据锅炉厂要求定)

如果出现3个动作信号状态不一致时，系统提供报警。

4、2/3炉膛压力低低跳闸：当3个炉膛压力低低压力开关中

有2个动作后，发此信号。(压力定值根据锅炉厂要求定)

如果出现3个动作信号状态不一致时，系统提供报警。

5、汽包水位高高跳闸：系统接收从CCS系统发来的水位高

高信号(硬接线方式)，并经过5秒延时，发此信号(逻辑采

用3取2完成)。

6、汽包水位低低跳闸：系统接收从CCS系统发来的水位低

低信号(硬接线方式)，并经过5秒延时，发此信号(逻辑采用3取2完成)。

7、煤层投入无油层投入时两台一次风机跳闸：系统判断锅炉

在无油层运行并且任意磨组已经运行时，两台一次风机全部停止运行，发此信号。

8、总风量<30%跳闸：系统接收从CCS系统发来的风量

<30%的信号(硬接线方式)，经过2秒延时，发此信号(逻

辑采用3取2完成)。

9、手动MFT跳闸：系统接收硬接线的MFT跳闸按钮来信

号跳闸。

10、火焰丧失跳闸

专科《数字电路与逻辑设计》

一、 （共75题,共150分）

1. 多少个二进制数字可以组成一位十六进制数字?（ ） （2分） A.2 B.3 C.4 D.5 .标准答案：C

2. 二进制数(1111101.0101)2转换为八进制为:（ ） （2分）

8. 逻辑函数A.B.C.

的反函数

为（ ） （2分）

D. .标准答案：B

A.037.25 B.175.24 C.125.3l25 D.761.2 .标准答案：B

3. 十进制数9的8421码为（ ）。 （2分）

A.1000 B.1011 C.1001 D.1010 .标准答案：C

4. 二进制数?0.1011的原码是（ ）。 （2分）

A.1.1011 B.0.1011 C.1.0100 D.1.0101 .标准答案：A

5. 逻辑函数=（ ）。 （2分）

A.A+ B+ C

B. C.1 D.0

中国地质大学（北京）继续教育学院 2013年09课程考试

《数字电路与逻辑设计》模拟题

一. 选择题（从四个被选答案中选出一个或多个正确答案，并将代号写在题中的括号内） 1．EEPROM是指（ D ）

A. 随机读写存储器 B. 一次编程的只读存储器 C. 可擦可编程只读存储器 D. 电可擦可编程只读存储器 2．下列信号中，（ B C ）是数字信号。

A．交流电压 B.开关状态 C.交通灯状态 D.无线电载波 3．下列中规模通用集成电路中，（ B D ）属于时序逻辑电路.

A.多路选择器74153 B.计数器74193 C.并行加法器74283 D.寄存器74194 4．小数“0”的反码形式有（ A D ）。

A．0．0??0 B．1．0??0 C．0．1??1 D．1．1??1 5．电平异步时序逻辑电路不允许两个或两个以上输入信号（C ）。

A．同时为0 B. 同时为1

实验一 ISE工具的使用流程--拨码开关控制LED实验

1.1 实验目的

1.学会ISE的基本开发流程和常用功能的使用，本实验直接使用新建一个拨码开关控制led 实验来作为设计文件，通过ise 综合、映射、布局布线后，生成FPGA位流配置文件，通过JTAG口对开发板上FPGA进行配置。 2学会最基本拨码开关和led 工作原理。

1.2 实验原理

1. 实验开发板的拨码开关向上拨动时处于低电平，向下处于高电平，用此来控制LED灯。 2. LED灯的的一端已经接高电平，另一端接FPGA的IO口，因此当IO输出低电平是便

可点亮LED灯，否则LED为暗。

3. 按键默认为高电平，按键按下时接地为低电平来检测按键的按下的复位信号。

1.3 实验步骤

1. 打开ISE应用程序，进入图形化界面

图表 1

2. 点击File－>New project,在弹出的对话框中设定工程和工程路径，用HDL源码,NEXT

1

图表 2

3. 选定器件和封装，点击NEXT.

图表 3

4. 在工程中创建源文件，选择New Source.,选中Verilog Module,输入源文件名称

图表 4

2

5. 可在弹出的对话框中输入信号的输入输出定义，也可暂时不定义

图表