分别利用译码器和数据选择器实现全加器

数据选择器、译码器、全加器实验

一、实验目的

1、熟悉数据选择器的功能。

2、熟悉译码器的工作原理和使用方法。

3、设计应用译码器，进一步加深对它的理解。 4、学习用中规模集成电路的设计方法。 二、实验所用仪器和芯片 1、双4选1数据选择器 2、双2线-4线译码器

74LS153 1片 74LS139 2片

3、四两输入与非门 74LS00 1片 3、TEC-5(TDS-2)实验系统 1台 三、实验内容

1、用Quartus II设计一个4选1的数据选择器

4个输入端输入4组周期不同的信号，改变数据选择引脚的电平和使能端（低电平有效）的电平，产生四种不同的组合，观察每种组合下数据选择器的的输出信号情况； 2、用2线-4线译码器设计一个3线-8线译码器，框图如下：

D0A2A1A0GBAGBAY0Y1Y2Y3BAGY0Y1Y2Y3Y0Y1Y2Y3

3、用数据选择器（1片74LS153）设计实现一位全加器，实现电路并验证其正确性。

附74LS153和74LS139管脚图

输入

数据选择器、译码器、全加器实验

一、实验目的

1、熟悉数据选择器的功能。

2、熟悉译码器的工作原理和使用方法。

3、设计应用译码器，进一步加深对它的理解。 4、学习用中规模集成电路的设计方法。 二、实验所用仪器和芯片 1、双4选1数据选择器 2、双2线-4线译码器

74LS153 1片 74LS139 2片

3、四两输入与非门 74LS00 1片 3、TEC-5(TDS-2)实验系统 1台 三、实验内容

1、用Quartus II设计一个4选1的数据选择器

4个输入端输入4组周期不同的信号，改变数据选择引脚的电平和使能端（低电平有效）的电平，产生四种不同的组合，观察每种组合下数据选择器的的输出信号情况； 2、用2线-4线译码器设计一个3线-8线译码器，框图如下：

D0A2A1A0GBAGBAY0Y1Y2Y3BAGY0Y1Y2Y3Y0Y1Y2Y3

3、用数据选择器（1片74LS153）设计实现一位全加器，实现电路并验证其正确性。

附74LS153和74LS139管脚图

输入

实验十六 译码器及数据选择器

一、实验目的1.熟悉集成译码器。 2.了解集成译码器应用。 3.熟悉数据选择器的原理及使用方法。

二、实验设备及器件1. 数字示波器 1台 2. 现代电子技术实验台 1套 实验器件: 74LS139 2—4 线译码器 1 片 (A41) 74LS153 双4 选1 数据选择器 1 片 (A42) 74LS04 六反相器 1 片 (A11)

实验十六 译码器及数据选择器

三、 实验原理1. 译码器 译码器的逻辑功能是将每个输入的二进制代码译成对 应的输出高,低电平信号。常见的译码器有二进制译码器, 十进制译码器和显示译码器等。 输入的2位二进制码共有4种状态, 译码器将每个输入代码译成对应 的一根输出线上的高,低电平信号。 为使能端,低电平有效 。它既 可控制电路的工作,也可用于扩展 逻辑功能。 =0时,2—4译码器工作; =1时,电路被禁止,输出全部为高 电平,输出状态与输入数据无关,BA 可视作二进制数据,B为高位,A为低 位,与输出Y0~Y3对应。

实验十六 译码器及数据选择器

实

2. 数据选择器

数据选择器又称多路选择器,多路开关。它是一个多输 入,单输出电路。数据选择器在地址码(或叫选择控制)电平的 控制下,从几个数据

实验三 译码器、数据选择器及其应用

一、实验目的

1．熟练掌握集成译码器、数据选择器的工作原理、逻辑功能及扩展应用。 2．一般了解利用译码器、数据选择器可以实现某些逻辑函数和其它用途。

二、实验用元器件

1.双2－4译码器 74LS139×1 2.3线-8线译码器 74LS138×1 3.双4选1数据选择器 74LS153×1 4.8选1数据选择器 74LS151×1 5.2输入四与非门 74LS00×1 6.4输入二与非门 74LS20×1

三、实验内容

1、测试74LS139的逻辑功能

图1 74LS139集成电路引脚图

如图1所示，74LS139内有两个2- 4译码器，表1是译码器的真值表。E为使能端，低电平有效，它既可控制电路的工作状态，也可用于实现扩展功能。E=0时，2-4译码器工作；E=1时，输出信号全部为高电平，输出状态与输入编码无关。B、A是选择信号，可视为译码器的地址码，B为高位，A为低位，两位地址码有四种组合状态，每种组合状态对应一路输出Y0~Y3。

表1 2-4译码器真值表（注：×为任意态）

实验步骤： 1）接线

按图1的引脚接线,测试单个2- 4译码器的功能（只接74LS139芯片中的一个译码器），1B

实验三 译码器、数据选择器及其应用

一、实验目的

1．熟练掌握集成译码器、数据选择器的工作原理、逻辑功能及扩展应用。 2．一般了解利用译码器、数据选择器可以实现某些逻辑函数和其它用途。

二、实验用元器件

1.双2－4译码器 74LS139×1 2.3线-8线译码器 74LS138×1 3.双4选1数据选择器 74LS153×1 4.8选1数据选择器 74LS151×1 5.2输入四与非门 74LS00×1 6.4输入二与非门 74LS20×1

三、实验内容

1、测试74LS139的逻辑功能

图1 74LS139集成电路引脚图

如图1所示，74LS139内有两个2- 4译码器，表1是译码器的真值表。E为使能端，低电平有效，它既可控制电路的工作状态，也可用于实现扩展功能。E=0时，2-4译码器工作；E=1时，输出信号全部为高电平，输出状态与输入编码无关。B、A是选择信号，可视为译码器的地址码，B为高位，A为低位，两位地址码有四种组合状态，每种组合状态对应一路输出Y0~Y3。

表1 2-4译码器真值表（注：×为任意态）

实验步骤： 1）接线

按图1的引脚接线,测试单个2- 4译码器的功能（只接74LS139芯片中的一个译码器），1B

实验三 译码器和数据选择器

一、 实验目的

1． 熟悉中规模集成译码器电路的原理及功能； 2． 掌握中规模集成译码器的使用方法及功能测试方法； 3． 了解集成译码器的应用。

二、实验预习要求

1． 复习译码器电路工作原理；

2． 预习中规模集成电路译码器74LS138的逻辑功能及使用方法； 3． 仔细阅读实验原理与实验内容，设计相应的电路和数据表格。

三、实验原理

译码器是一个多输入、多输出的组合逻辑电路，其功能是将每个输入的二进制代码译成对应的输出高、低电平的信号，它是编码的反操作。译码器在数字系统中的用途比较广泛，它不仅常用于代码的转换，终端的数字显示，还用于数据分配、脉冲分配、存储器寻址和组合逻辑信号的产生等场合。

常用的译码器电路有二进制译码器、二-十进制译码器、显示译码器等种类，不同的功能需求可选用不同种类的译码器来实现。本实验采用TTL中规模集成译码电路74LS138译码器，其管脚分布图见附录，表实验3.1为其功能真值表。鉴于74LS138有三个附加的控制端G1、G2A、G2B，可利用其片选的作用可以级联扩展译码器的功能，也可以利用其控制功能构成一个完整的数据分配器。

1. 用74LS138实现组合逻辑功能

由于二进制译码器的每一

实验 译码器 优先编码器

实验内容3-8译码器和8-3 优先编码器 实验内容设计一个3-8译码器及其仿真代码 设计一个8-3优先编码器及其仿真代码 用modelsim进行仿真 modelsim 用quartus II进行综合(使用的FPGA器件为 Cyclone II EP2C70F896C6 )

实验报告要求给出实验步骤 给出设计源代码和仿真源代码 给出时序仿真结果(要有波形图) 给出综合结果(要有综合的结果) 给出仿真结果、实验结果分析和结论

译码器例子：RTL代码和测试代码

仿真结果示例

Codec

百科名片

Codec中文译名是编译码器，由英文编码器（coder）和译码器（decoder）两词的词头组成的缩略语。指的是数字通信中具有编码、译码功能的器件。 目录 Codec相关概述 声卡上的Codec 计算机的Codec codecy评测示例 三、压缩性能 幕录制视频的压缩 结论 Codec相关概述 声卡上的Codec 计算机的Codec codecy评测示例 三、压缩性能 幕录制视频的压缩 结论 展开 编辑本段Codec相关概述 英文缩写： Codec 支持视频和音频压缩（CO）与解压缩( DEC ) 的编解码器或软件。CODEC技术能有效减少数字存储占用的空间，在计算机系统中，使用硬件完成CODEC可以节省CPU的资源，提高系统的运行效率。 codec对AD变换后的音视频数字信号的传输进行编码、压缩，在接收端对信号解码。一般用在视频会议、流媒体、视频应用等场合。 编辑本段声卡上的Codec 在声卡上往往可以找到一颗或者2颗甚至3颗4面有引脚的正方形芯片，面积一般为0.5-1.0平方厘米。这就是CODEC。CODEC就是多媒体数字信号编解码器，主要负责数字->模拟信号转换（D

数据结构课设

哈夫曼编译码器

学 号： 姓 名： 提交日期： 成 绩：

东北大学秦皇岛分校计算机与通信工程学院计算机科学与技术

一、 实验名称

哈夫曼编/译码器的实现

二、 实验要求

【问题描述】

利用哈夫曼编码进行通信可以大大提高信道利用率，缩短信息传输时间，降低传输成本。但是，这要求在发送端通过一个编码系统对待传来数据预先编码，在接收端将传来的数据进行译码(复原)。对于双工信道(即可以双向传输信息的信道)，每端都需要一个完整的编/译码系统。试为这样的信息收发站写一个哈夫曼码的编/译码系统。

【基本要求】

一个完整的系统应具有以下功能：

(1)I：初始化(Initialization)。从终端读入字符集大小n , 以及n个字符和n个权值，建立哈夫曼树，并将它存于文件hfmTree中。

(2)E：编码(Encoding)。利用已建好的哈夫曼树(如不在内存，则从文件hfmTree中读人)，对文件ToBeTran中的正文进行编码，然后将结果存入文件CodeFile中。

(3)D: 译码(Decoding)。利用已建好的哈夫曼树将文件 CodeFile 中的代码进行译码，结果存入文件TextFile中。

(4)P：打印代码文件(

思考题解答

思考题： Verilog HDL语言设计一个3线8线译码器。

要求：首先定义一个3 输入与门；然后以3 输入与门为基础设计一个3线8线译码器。

解答

步骤一

建立Quartus工程，作业中选择了与Altera公司提供的DE1开发板相对应的FPGA器件型号，如下图：

步骤二

使用Verilog HDL完成硬件设计，设计代码如下：

1

调试结果如下图所示：

步骤三

引脚分配情况如下图：

2

步骤四

RTL视图如下所示：

3

步骤五

构建波形文件，testbench如下图所示：

4

步骤六

modelsim仿真波形如下图所示：

5

收获与心得体会

现代电子技术的核心是EDA技术。它依靠功能强大的电子计算机，在自己的工具软件平台上，对以硬件描述语言（HDL）为系统逻辑描述手段完成设计的文件，自动地完成编辑、化简、分割、综合、优化、仿真，直至下载到可编辑逻辑器件CPDL/FPGA或者专用集成电路ASIC芯片中，实现既定的电子电路设计功能。该项技术极大地提高了电子电路设计效率，缩短了设计周期，节省了设计成本。

本次思考题运用Verilog HDL的文本输入语言和设计功能，完成Verilog HDL语言设计的3线-8线译码器设计。在实现的过程