数电时序逻辑电路答案

华北电力大学数电课件

6. 时1逻辑电序路的本概念基6. 2同步时序逻电路辑分析的 63 同步.序时逻电辑的路设 6.4 异步时计序辑电逻的路析 6.5 分干若型的时序逻典辑成电路集6. 6用 Vrielo描g时述逻序辑路*电6 7 .时逻序辑可编程辑器件

逻

华北电力大学数电课件

《字电数技子基础术

》第六章 序时辑电路逻

主：何讲钧玉教学基本要求.1熟 掌握练时序辑逻电路的述描方及式其相互转换。2 熟.练掌时序逻辑握电路分的析方法. 熟练3掌握时序辑电逻的路设计法方4.熟 掌练握型典序逻时辑路计电数、寄存器、移位器寄存器 逻的辑功能及应其。用5.正确 解理时可编程器件的原理及序应其用 6. 会学Virelog用 HLD设计时电序路及序可编程逻辑器时 件的法。方《

华北电力大学数电课件

字数电子术技基础》六章第时 逻序辑路

主电讲：玉何

6钧1时序.逻电辑的路基本念概6.11 .时序逻电路辑的模与分类型1 时.电序路的般一化型模输 信入号 I(I1=I2,…Ii), I ji组合 路 k m 电E 存电储路S

出输信号 =I(1, OO2,…jO)O

激信励 E号=E1(, 2,EEk… )结构 征

状态信特 S=号(S , 1 S2,…mS)* 电路由合电

贵州大学明德学院课程设计报告

课程名称： 同步时序电路设计

系 部： 机械与电气工程系

专业班级： 电信081班

小组成员： 宋亚雄、彭涛、毛晓龙

指导教师： 吴锐老师

完成时间： 2010年 1月 9日

报告成绩： 评阅教师 日期

1

目 录

一、设计要求 ........................................................................................3

二、设计的作用、目的 ........................................................................3

三、设计的具体实现 ............................................................................4

1、系统概述 .......................

数字逻辑电路

第四部分: 时序逻辑电路

实验十二 触发器及其应用

一、实验目的

1、掌握基本RS、JK、T和D触发器的逻辑功能。 2、掌握集成触发器的功能和使用方法。 3、熟悉触发器之间相互转换的方法。

二、实验原理

触发器是能够存储1位二进制码的逻辑电路，它有两个互补输出端，其输出状态不仅与输入有关，而且还与原先的输出状态有关。触发器有两个稳定状态，用以表示逻辑状态“1”和“0”，在一定的外界信号作用下，可以从一个稳定状态翻转到另一个稳定状态，它是一个具有记忆功能的二进制信息存储器件，是构成各种时序电路的最基本逻辑单元。

1. 基本RS触发器

图13-1为由两个与非门交叉耦合构成的基本RS触发器，它是无时钟控制低电平直接触发的触发器。基本RS触发器具有置“0”、置“1”和保持三种功能。通常称S为置“1”端，因为 S=0时触发器被置“1”；“0”端，因为R=0时触发器被置“0”。当S=R=1R为置时状态保持，当S=R=0时为不定状态，应当避免这种状态。

图12-1 二与非门组成的基

《时序逻辑电路》说课稿

我今天说课的题目是《时序逻辑电路》。内容源自《数字电子技术》中的第五章。

下面，我将从课程的设置与定位、教学方法与学法、教学过程、板书设计、本节课评注五部分一一向大家介绍说明。 一、 课程的设置与定位 1. 教材的地位和作用

本节教学内容在教材中起着承上启下的作用。 逻辑门电路和组合逻辑电路是学习本节课的基础，它又为以后学习脉冲信号的转换与产生和数/模（D/A转换）和模/数（A/D转换）做铺垫,并且时序逻辑电路在实际中应用广泛。 2. 教学目标

根据我对教材的分析结合学生的实际情况，我确定以下教学目标： （1） 知识目标

1.掌握基本RS触发器的工作原理 2.掌握基本RS触发器的逻辑功能 3. 熟悉同步RS触发器

（2） 能力目标

能运用触发器设计简单的时序逻辑电路 （3） 素质目标 1.良好的道德素质

2.过硬的职业素质 3.高尚的人文素质

3. 教学重点和难点

为了更好地实施新课程的教学理念，根据新大纲基本要求中对《时序逻辑电路》的要求，本人结合具体的教学情境，对本章内容进行了认真分析，特确定教学重点和难点如下：

教学重点：基本RS触发器的逻辑图和符号

基本RS触发器的工作原理 同步RS触

数字电子技术教案——第五章 时序逻辑电路（91—140页）

第五章 时序逻辑电路教学大纲

学时：16（14） 1、本章教学目的要求

时序逻辑电路是数字电路重要分支之一。通过本章学习，了解时序电路应用，掌握时序电路分析设计方法。

2、教学内容及要求（注明掌握内容A，理解内容B，了解内容C） （1）时序逻辑电路概述 （3）计数器 （3）寄存器

B A A A B B

（2）时序电路的分析设计方法

（4）顺序脉冲发生器 （5）可编程逻辑器件 3、重点、难点

重点：时序逻辑电路分析与设计 难点：时序电路的设计 4、教学方法教学手段说明

讲授、自学讨论、图表模型、采用多媒体辅助教学，理论和实践密切结合。

91

数字电子技术教案——第五章 时序逻辑电路（91—140页）

第五章 时序逻辑电路

（14学时——第35～48学时）

目的有求：通过本章学习，掌握时序逻辑电路分析和设计方法

教学内容：本章主要包括四个方面内容：时序逻辑电路分析、时序逻辑电路设计、计数器、寄存器。 教学重点：时序逻辑电路分析和设计方法 教学难点：时序逻辑电路设计方法。

基本要求：掌握时序逻辑电路分析和设计方法。

教学方法：启发式、讨论式、探究时，理论、实验和实际应用有机结合。

触 发 器

一、单项选择题：

(1)对于D触发器，欲使Qn+1=Qn，应使输入D=。

A、0 B、1 C、Q D、

(2)对于T触发器，若原态Qn=0，欲使新态Qn+1=1，应使输入T=。 A、0 B、1 C、Q

(4)请选择正确的RS触发器特性方程式。 A、 B、

C、

(约束条件为

)

D、

(5)请选择正确的T触发器特性方程式。 A、

B、

C、

D、

(6)试写出图所示各触发器输出的次态函数(Qn+1)。

A、 B、 C、

D、

(7)下列触发器中没有约束条件的是。

A、基本RS触发器 B、主从RS触发器 C、同步RS触发器 器

二、多项选择题：

(1)描述触发器的逻辑功能的方法有。

A、状态转换真值表 B、特性方程

C、状态转换图 D、状态转换卡诺图

(2)欲使JK触发器按Qn+1=Qn工作，可使JK触发器的输入端。

、边沿D触发 DA、J=K=0 B、J=Q,K= C、J=,K=Q D、J=Q,K=0 (3)欲使JK触发器按Qn+1=0工作，可使JK触发器的输入端。

A、J=K=1 B、J=0,

6 时序逻辑电路

一、选择题：

1、相同计数器的异步计数器和同步计数器相比,一般情况下( )

A. 驱动方程简单 B. 使用触发器个数少 C. 工作速度快 D. 以上都不对

2、n级触发器构成的环形计数器,其有效循环的状态数是( )

A. n个 B. 2个 C. 4个 D. 6个 3、设计计数器时应选用（ ）。

A．基本触发器 B．边沿触发器 C．同步触发器 D．施密特触发器 4、一块7490十进制计数器中,它含有的触发器个数是( )

A. 1 B. 2 C. 4 D. 6 5、n级触发器构成的扭环形计数器,其有效循环的状态数是( )

A. n个 B. 2 n个 C. 4个 D. 6个 6、数字系统与逻辑功能部件的主要区别是有没有（ ）

A

自我检测题答案 一、选择题

1．A 2．D 3．C 4．D 5．B 6．A 7．B 8．B 9．B 10．D 11．D 12．A 13．B 14．A 15．A 16．C 17．D 18．C 19．D 20．B 二、判断题

1.√ 2.√ 3.√ 4.√ 5.× 6.× 7.√ 8.× 9.× 10.× 11.√ 12.× 13.× 14.√

三、填空

１．移位，数码；２．组合逻辑电路 ，时序逻辑电路；３．4；４．同步，异步；

５． 基本 ，移位 ，4 ； 6. 4； 7. 异步，无关 ； 8. 1 ，上边沿；9. 8 ； 10. 6 ， n ； 11. 16 ； 12. 7 ，3 ，16；13. 相同；14. 相同， 不同；15. 4进制加法计数器 ， 4进制减法计数器；16. n， 1 ， Jn-1=Kn-1= Qo·Q1…Qn-2；17. 三 ；18. 同步 ，十六 ，低电平 ， 异步 ， 低电平， 同步；19. 无关，有关；20.同步， 二——十 ， 低电

第五章 触发器知识要点

一、 触发器：能储存一位二进制信号的单元

二、 各类触发器逻辑符号、特性表、转换图和特性方程

SR：

Qn?1?S?RQn

SR=0 JK： D：

Qn?1?JQn?KQn Qn?1?D

T： T'：

Qn?1?TQn?TQn Qn?1?Qn

三、 各类触发器动作特点及波形图画法

SR锁存器（基本RS触发器）：SD、RD每一变化对输出均产生影响

SR触发器（时钟控制RS触发器）：在CP高电平期间R、S变化对输出有影响

主从JK触发器：在CP=1期间，主触发器状态随R、S变化。CP下降沿，从触发器按主触发器状态翻

转。在CP=1期间，JK一次变化现象。

边沿触发器：触发器的次态仅取决于CP（上升沿/下降沿）到达时输入信号状态。 四、 触发器转换

D触发器和JK触发器转换成T和T’触发器 JK触发器转换成SR触发器和T触发器

六 时序逻辑电路知识要点

一、时序逻辑电路的组成特点：

1. 任一时刻的输出信号不仅取决于该时刻的输入信号，还和电路原状态有关。 2. 时序逻辑电路由组合逻辑电路和存储电路组成。 二、同步时序逻辑电路的分析方

6 时序逻辑电路

6.1.1 已知一时序电路的状态表如表题6.1.1所示，A为输入信号，试作出相应的状态图。

解：由状态图的概念及已知的状态表，可画出对应的状态图，如图题解6.1.1所示。

6.1.2

已知状态表如表题6.1.2所示，输入为X1X0，试作出相应的状态图。

解：根据表题6.1.2所示的状态表，作出对应的状态图如图题解6.1.2所示。

1

6.1.3

已知状态图如图题6.1.3所示，试列出它的状态表。

解：按图题6.1.3列出的状态表如表题解6.1.3所示。

6.1.5 图题6.1.5所示是某时序电路的状态图，设电路的初始状态为01，当序列A=100110（自左至右输入）时，求该 电路输出Z的序列。

解：由图题6.1.5所示的状态图可知，当初态为01，输入信号的序列A=100110时，该时序电路将按图题解6.1.5所示的顺序改变状态，因而对应的输出序列为Z=011010。

2

6.1.6

已知某时序电路的状态表如表题6.1.6所示，输入A，试画出它的状态图。如果电

路的初始状态在b，输入信号A一次是0、1、0、1、1、1、1，试求出其相应的输出。

解：根据表题6.1.6所示的状态表，可直接画出与其对应的状态图，如图题解6