数字逻辑设计及应用姜书艳答案

… …………………… _____________ 电子科技大学网络教育考卷（C卷）

(20 年至20 学年度第 学期)

考试时间 年 月 日(120分钟) 课程 数字逻辑设计及应用（本科） 教师签名_____

③．AB?AC ④．AB?AC?BD

3、已知门电路的电平参数如下：VOH?3.2V，VOL?0.25V，VIH?3.0V，VIL?0.3V，请问其低电平的噪声////__ __… 心…中…学 教… _…_ __…__线__… __…_ __… __…__…_ 学号……__…__…__…__…__封__…__… __…号 班… … … __…__…_ __…__…__…__…__…__…_称…名密业… 专… _… ___… __… ___…__… __…__…__…_名…姓…………大题号 一 二 三 四 五 六 七 八 九 十 合 计 得 分 一、填空题(每空1分，共20分)

1、10111012= 135 8= 5D 16= 1110011 格雷码

2、FF16= 255 10

系别 班次 学号 姓名 .

???密???封???线???以???内???答???题???无???效??

一、填空题(每空1分，共20分)

1、请完成如下的进制转换：22.7510= 10110.11 2= 26.6 8= 16.C 16；

2、F6.A16= 246.625 10= 0010 0100 0110.0110 0010 0101 8421BCD= 0101 0111 1001.1001 0101 1000

余3码

3、-9910的8位（包括符号位）二进制原码是 11100011 ，8位二进制反码是 10011100 ，8位二进制补码是 10011101 ； 4、请问逻辑F=A/B+(CD)/+BE/的反函数F/=

B/CD?ACDE ；

F/?(A/B?(CD)/?BE/)/?(A?B/)?CD?(B/?E)解：

?AB/CD?B/CD?ACDE?B/CDE?B/CD?ACD

2003数字逻辑考题

一 填空题 （每空1分，共15分） 1 [19]10=[ 11010 ]Gray （假设字长为5bit）

2 若X=+1010，则[X]原=（ 00001010 ），[-X]补=（ 11110110 ），（假设字长为8bit） 3 [26.125]10=[ 1A.2 ]16=[ 00100110.000100100101 ]8421BCD 4 65进制的同步计数器至少有( 7 )个计数输出端。

5 用移位寄存器产生11101000序列，至少需要( 3 )个触发器。

6 要使JK触发器按Q*?Q'工作，则JK触发器的激励方程应写为(1,1 )；如果用D触发器实现这一转换关系，则D触发器的激励方程应写为( Q )。

7 在最简状态分配中，若状态数为n，则所需的最小状态变量数应为（[log2n] ）。

8 有n个逻辑变量A，B，C….W，若这n个变量中含1的个数为奇数个，则这n个变量相异或的结果应为（ 1 ）。

9 一个256x4bit的ROM最多能实现（ 4 ）个（ 8 ）输入的组合逻辑函数。 10 一个EPRO

一、选择题（每空1.5分共21分）

1、十进制数55的等值二进制数是 C 。

A、 (001101)2 B、(110101)2 C、(110111)2 D、(111010)2 2、二进制数(10111011)2的等值十进制数是 D 。

A、 157 B、 127 C、 155 D、 187

3、已知输入A、B和输出Y的波形如下图所示，则对应的逻辑门电路是 。

A、 与门 B、异或门 C、 或非门 D、 同或门

ABY波形图（题3）

4、欲使JK触发器按Q*?Q?工作，可使JK触发器的输入端 。

A、J=K=1 B、J=0,K=0 C、J=0,K=1 D、J=1,K=0 5、十六选一数据选择器，其控制输入端有 个。

A、.2 B、3 C、4 D、8

6、8位移位寄存器，串行输入时经 个脉冲后，8位数码全部移入寄存器中。

A、1 B、2 C、4 D、8

7、某一逻辑函数真值表确定后，下面描述该函数功能的方法中，

数字电路与逻辑设计试题及答案(试卷C)

《数字集成电路基础》试题C

（考试时间：120分钟）

班级： 姓名： 学号： 成绩：

一、填空题（共30分）

1. 三极管有NPN和PNP两种类型，当它工作在放大状态时，发射结＿＿＿＿，集电

结＿＿＿＿＿＿；NPN型三极管的基区是＿＿＿＿＿＿型半导体，集电区和发射区是＿＿＿＿＿＿型半导体。

2. 把高电压作为逻辑1，低电平作为逻辑0的赋值方法称作＿＿＿＿＿＿＿逻辑赋

值。一种电路若在正逻辑赋值时为与非门，则在负逻辑赋值时为＿＿＿＿＿＿＿＿。

3. 四位二进制编码器有＿＿＿＿个输入端；＿＿＿＿个输出端。

4. 将十进制数287转换成二进制数是＿＿＿＿＿＿＿＿；十六进制数是＿＿＿＿＿

＿＿。

5. 根据触发器功能的不同，可将触发器分成四种，分别是＿＿＿＿触发器、＿＿＿

＿触发器、＿＿＿＿触发器和＿＿＿＿触发器。

6. 下图所示电路中，Y1 ＝＿＿＿＿＿＿；Y2 ＝＿＿＿＿＿＿；Y3 ＝＿＿＿＿＿＿。

二、选择题(共 20分)

1. 当晶体三极管＿＿＿＿时处于饱和状态。 A. 发射结和集电结均处于反向偏置 B. 发射结正向偏置，集电结反向偏置 C. 发射结和集电结均

数字电路与逻辑设计(1)

班级 学号 姓名 成绩

一．单项选择题（每题1分，共10分）

1．表示任意两位无符号十进制数需要（ ）二进制数。

A．6 B．7 C．8 D．9 2．余3码10001000对应的2421码为（ ）。

A．01010101 B.10000101 C.10111011 D.11101011 3．补码1．1000的真值是（ ）。

A． +1.0111 B. -1.0111 C. -0.1001 D. -0. 1000 4．标准或-与式是由（ ）构成的逻辑表达式。

A．与项相或 B. 最小项相或 C. 最大项相与 D.或项相与 5.根据反演规则，F??A?C???C?DE??E的反函数为（ ）。

A. F?[AC?C(D?E)]?E B. F?AC?C(D?E)?E

C. F?(AC?CD?E)?E D. F?AC?C(D?E)?E

6．下列四种类型的逻辑门中，可以用（

专科《数字电路与逻辑设计》

一、 （共75题,共150分）

1. 多少个二进制数字可以组成一位十六进制数字?（ ） （2分） A.2 B.3 C.4 D.5 .标准答案：C

2. 二进制数(1111101.0101)2转换为八进制为:（ ） （2分）

8. 逻辑函数A.B.C.

的反函数

为（ ） （2分）

D. .标准答案：B

A.037.25 B.175.24 C.125.3l25 D.761.2 .标准答案：B

3. 十进制数9的8421码为（ ）。 （2分）

A.1000 B.1011 C.1001 D.1010 .标准答案：C

4. 二进制数?0.1011的原码是（ ）。 （2分）

A.1.1011 B.0.1011 C.1.0100 D.1.0101 .标准答案：A

5. 逻辑函数=（ ）。 （2分）

A.A+ B+ C

B. C.1 D.0

数字电路与逻辑设计(1)

班级 学号 姓名 成绩

一．单项选择题（每题1分，共10分）

1．表示任意两位无符号十进制数需要（ ）二进制数。

A．6 B．7 C．8 D．9 2．余3码10001000对应的2421码为（ ）。

A．01010101 B.10000101 C.10111011 D.11101011 3．补码1．1000的真值是（ ）。

A． +1.0111 B. -1.0111 C. -0.1001 D. -0. 1000 4．标准或-与式是由（ ）构成的逻辑表达式。

A．与项相或 B. 最小项相或 C. 最大项相与 D.或项相与 5.根据反演规则，F??A?C???C?DE??E的反函数为（ ）。

A. F?[AC?C(D?E)]?E B. F?AC?C(D?E)?E

C. F?(AC?CD?E)?E D. F?AC?C(D?E)?E

6．下列四种类型的逻辑门中，可以用（

数字电路与逻辑设计试卷(有答案)

数字电路与逻辑设计（A卷）

班级 学号 姓名 成绩

一．单项选择题（每题1分，共10分）

1．表示任意两位无符号十进制数需要（ ）二进制数。

A．6 B．7 C．8 D．9 2．余3码10001000对应的2421码为（ ）。

A．01010101 B.10000101 C.10111011 D.11101011 3．补码1．1000的真值是（ ）。

A． +1.0111 B. -1.0111 C. -0.1001 D. -0. 1000 4．标准或-与式是由（ ）构成的逻辑表达式。

A．与项相或 B. 最小项相或 C. 最大项相与 D.或项相与 5.根据反演规则，F A C C DE E的反函数为（ ）。

A. F [AC C(D E)] E B. F AC C(D E) E

C. F (AC CD E) E D. F AC C(D E) E

6．下列四种类型的逻辑门中，可以用（ ）实现三种基本运算

数字电路与逻辑设计实验报告

学 院： 班 级： 姓 名： 学 号：

日 期：

一． 实验名称：

实验一：QuartusII 原理图输入法设计与实现

实验二：用 VHDL 设计与实现组合逻辑电路 实验三：用 VHDL 设计与实现时序逻辑电路 实验四：用 VHDL 设计与实现数码管动态扫描控制器

二． 实验所用器件及仪器：

1.计算机 2.直流稳压电源

3.数字系统与逻辑设计实验开发板

三． 实验要求：

实验一：

（1） 用逻辑门设计实现一个半加器，仿真验证其功能，并生成新的半加器图

形模块单元。 （2） 用（1）实现的半加器和逻辑门设计实现一个全加器，仿真并验证其功能，

并下载到实验板上测试。要求用拨码开关设定输入信号，发光二极管显示输出信号。 （3） 用3—8线译码器和逻辑门设计实现函数F=/C/B/A+/CB/A+C/B/A+CBA,仿

真验证其功能并下载到实验板测试。要求用拨码开关设定输入信号，发光二极管显示输出信号。

注：实验时将三个元器件放在一个new block diagram中实现。

实验二：

（1） 用VH