基于FPGA的RISC CPU的设计论文

1. 花样彩灯控制器的设计

设计要求:

假设输入脉冲为3MHz，控制16只LED发光二极管每隔1s或2s显示一种花样。要求显示的花样如下:闪烁2次 从LED（0）移位点亮到LED（15）一次 全部点亮一次 从LED（15）开始逐个熄灭至LED（0）1次 闪

烁

2

次。。。。。。如果按下清零键时，16只LED均熄灭一次，然后再重新按规律显示。如果没有按下快/慢选择控制键时，16只LED发光二极管是以每隔1s进行花样显示，否则按下快/慢键选择控制键时，16只LED发光二极管是以每隔2s进行花样显示。

2. 利用FPGA实现一个简单的DDS正弦波发生器

（DDS：数字显示示波器）

可分解为三个部分来设计：时钟产生模块；地址产生模块；ROM查找表模块。 实现思路：

① 首先，由外部晶振引入40MHz的时钟到FPGA内部，进入时钟产生模块，对时钟进行处理并3倍频程后，得到一个稳定精确的120MHz的系统时钟；

② 然后，地址产生模块在系统时钟的激励下，将频率控制字与累加寄存器输出的数据进行累加，然后把累加的结果作为地址输出给ROM查找表地址；

③ 最后，ROM查找表模块在每个系统时钟的上升沿，按照地址来读取ROM查找表中的相应的波

哈尔滨工业大学华德应用技术学院毕业设计（论文）

摘 要

波形发生器己成为现代测试领域应用最为广泛的通用仪器之一，代表了波形发生器的发展方向。随着科技的发展，对波形发生器各方面的要求越来越高。近年来,直接数字频率合成器（DDS）由于其具有频率分辨率高、频率变换速度快、相位可连续变化等特点,在数字通信系统中已被广泛采用而成为现代频率合成技术中的佼佼者。现场可编程门阵列（FPGA）设计灵活、速度快，在数字专用集成电路的设计中得到了广泛的应用，由于现场可编程门阵列(FPGA)具有高集成度、高速度、可实现大容量存储器功能的特性，能有效地实现DDS技术，极大的提高波形发生器的性能，降低生产成本。

本文首先介绍了DDS波形发生器的研究背景和DDS的理论。然后详尽地叙述了用FPGA完成DDS模块的设计过程，利用Verilog-HDL硬件描述语言设计DDS波形发生器的各个模块，最后利用Altera的设计工具Quartus II并结合Modelsim软件对波形发生器进行电路设计功能仿真，并对仿真结果进行分析。仿真结果表明，波形发生器可输出正弦波、三角波、方波、锯齿波，并且可通过改变频率控制字和相位控制字的大小来改变输出波形的频率和相位。通过仿真结果表明，本设计

哈尔滨工业大学华德应用技术学院毕业设计（论文）

摘 要

波形发生器己成为现代测试领域应用最为广泛的通用仪器之一，代表了波形发生器的发展方向。随着科技的发展，对波形发生器各方面的要求越来越高。近年来,直接数字频率合成器（DDS）由于其具有频率分辨率高、频率变换速度快、相位可连续变化等特点,在数字通信系统中已被广泛采用而成为现代频率合成技术中的佼佼者。现场可编程门阵列（FPGA）设计灵活、速度快，在数字专用集成电路的设计中得到了广泛的应用，由于现场可编程门阵列(FPGA)具有高集成度、高速度、可实现大容量存储器功能的特性，能有效地实现DDS技术，极大的提高波形发生器的性能，降低生产成本。

本文首先介绍了DDS波形发生器的研究背景和DDS的理论。然后详尽地叙述了用FPGA完成DDS模块的设计过程，利用Verilog-HDL硬件描述语言设计DDS波形发生器的各个模块，最后利用Altera的设计工具Quartus II并结合Modelsim软件对波形发生器进行电路设计功能仿真，并对仿真结果进行分析。仿真结果表明，波形发生器可输出正弦波、三角波、方波、锯齿波，并且可通过改变频率控制字和相位控制字的大小来改变输出波形的频率和相位。通过仿真结果表明，本设计

(此文档为word格式，下载后您可任意编辑修改！)

基于FPGA的学校打铃器的设计

学 学 班 专 姓 指 导

院 电 子 工 程 学 院 号

级 A1121班

业 电 子 信 息 工 程 名 何树良 教 师

1

目 录

第一章 绪论 ............................................ 4

1.1选题目的 ................................................................................................. 4 1.2课题研究内容 ......................................................................................... 5 1.2.1 FPGA的发展历程 .......................

毕业设计

基于FPGA的双口RAM在双CPU通信中

题 目 名 称

的应用及设计 电气信息工程学院 电信08101班 周建新 081012191130

学 院 专

业

/班

级

学 生 学 号 指导教师（职称）

宁夏理工学院毕业设计

摘要

本文从现代通信系统的要求出发，详细研究了利用双口RAM来实现双 CPU之间高速的并行数据通信，指出了设计中需要解决的几个关键问题并给出了相应的解决方法。

随着电子技术的飞速发展，大量的高速数据采集和在线测试对现代工业测控系统和仪器仪表的功能和性能提出了更高的要求，双CPU并行工作双单片机系统方式得到广泛应用。为了使2个单片机能够快速有效交换信息充分利用系统资源，采用双口RAM实现存储器共享是目前较为流行的方法。大容量高速FPGA 器件具有集成度高、体积小、灵活可重配置、实验风险小等优点。在复杂数字系统中得到越来越广泛的应用，数字电路设计采用 1 片 FPGA 器件存储设备和一些电气接口匹配电路的解决方案已成为主流选择方案。用FPGA来实现双口 RAM 的功能可以很好地解决并行性和速度问题，而且其灵活的可配置特性使得基于FPGA

用CPU配置Altera公司的FPGA

一. 概 述

目前很多产品都广泛用了FPGA，虽然品种不同，但编程方式几乎都一样：利用专用的EPROM对FPGA进行配置。专用的EPROM价格不便宜，且大不跟上都是一次性OPT方式编程。一旦更改FPGA设计，代价不小。 为了进一步降低产品的成本和升级成本，可以考虑利用板上现有CPU子系统中空闲的ROM空间存放FPGA的配置数据，并由CPU模拟专用EPROM对FPGA进行配置。 本文将以PowerPC860和EP1K30为例，讲解如何利用CPU来配置FPGA。

CPU配置FPGA的优点

与Configuration EPROM方式相比本设计有如下优点：

1． 降低硬件成本——省去了FPGA专用EPROM的成本，而几乎不增加其他成本。以ALTERA的10K系列为例，板上至少要配一片以上的EPC1，每片EPC1的价格要几十元，容量1M位。提供1Mb的存储空间，对于大部分单板来说（如860系统的单板），是不需要增加硬件的。即使增加1Mb存储空间，通用存储器也会比FPGA专用EPROM便宜。

2． 可多次编程——FPGA专用EPROM几乎都是OTP，一旦更换FPGA版本，旧版本的并不便宜的EPROM只能

毕业设计（论文）

题 目： 基于FPGA的PCIE接口设计

学 院： 信息与通信工程学院

专 业： 电子信息工程

学生姓名： 班级/学号

指导老师/督导老师：

起止时间： 200 年 月 日 至 200 年 月 日

摘要

摘 要

在过去的二十几年中，PCI总线在许多领域中得到了广泛的应用，但是随着微处理器、存储器和互连网络的飞速发展，并行数据传输的PCI总线技术逐渐成为系统整体性能提升的瓶颈。从上世纪90年代初期，PCI总线技术至今已经在业内存在了十余年，在这些年中，它的发展是缓慢的，与PC总线相比，每三年会提升一倍的性能，从最初的8位PC/XT、16位ISA总线、32位的EISA和MCA、VL总线到PCI、64位PCI-/66MHZ、PCI-X，但是处理器每18个月性能就会提升一倍（一个摩尔周期是18个月），正因为PC总线和处理器的性能发展不同步，才导致PC总线的发展出现了滞后，PCI总线技术跟不上发展的潮流，出现了瓶颈。PCI－Express（简称PCIE）

毕业设计（论文）

题 目： 基于FPGA的PCIE接口设计

学 院： 信息与通信工程学院

专 业： 电子信息工程

学生姓名： 班级/学号

指导老师/督导老师：

起止时间： 200 年 月 日 至 200 年 月 日

摘要

摘 要

在过去的二十几年中，PCI总线在许多领域中得到了广泛的应用，但是随着微处理器、存储器和互连网络的飞速发展，并行数据传输的PCI总线技术逐渐成为系统整体性能提升的瓶颈。从上世纪90年代初期，PCI总线技术至今已经在业内存在了十余年，在这些年中，它的发展是缓慢的，与PC总线相比，每三年会提升一倍的性能，从最初的8位PC/XT、16位ISA总线、32位的EISA和MCA、VL总线到PCI、64位PCI-/66MHZ、PCI-X，但是处理器每18个月性能就会提升一倍（一个摩尔周期是18个月），正因为PC总线和处理器的性能发展不同步，才导致PC总线的发展出现了滞后，PCI总线技术跟不上发展的潮流，出现了瓶颈。PCI－Express（简称PCIE）

QPSK

基于FPGA的QPSK系统设计

一、 实验目的

1、 利用FPGA实现QPSK调制解调电路设计与实现，加深对QPSK

的理性认识，通过实践提高动手能力以及理论联系实际的能力 2、 通过对电路模块的组合使用构成通信系统，加深对通信系统的

认识和理解，进一步体会《通信原理》课程中的理论知识 3、 通过本次试验进一步掌握对Quartus II软件以及VHDL编程语言

的使用

4、 通过本次课程设计的实践提高我们的实践操作能力、提高分析

问题和解决问题的能力

二、 设计任务及要求

利用FPGA实现QPSK调制解调电路设计与实现，用FPGA进行数据处理。实验中给定FPGA模块，D/A转换、A/D转换以及乘法器模块

三、 实验原理

1、FPGA简介

目前以硬件描述语言（Verilog 或 VHDL）所完成的电路设计，可以经过简单的综合与布局，快速的烧录至 FPGA 上进行测试，是现代 IC 设计验证的技术主流。这些可编辑元件可以被用来实现一些基本的逻辑门电路（比如AND、OR、XOR、NOT）或者更复杂一些的组合功能比如解码器或数学方程式。在大多数的FPGA里面，这些可编辑的元件里也包含记忆元件例如触发器（Flip－flop）或者其他更加完

1

电子信息工程专业综合设计（报告）

（课 程 设 计）

题目 基于FPGA的VGA图形显示

二级学院 电气与电子工程学院 专 业 电子信息工程

班 级

学生姓名 学号

同组姓名 指导教师 时 间

1

基于FPGA的VGA图形显示

摘要：

本次的题目是基于FPGA的VGA图形显示，实现VGA图像显示与控制。本文介绍的主要内容围绕着显示特定图片，且图片可受控制的相关原理与方法展开。根据VGA显示原理，利用VHDL作为逻辑描述手段，设计了一种基于现场可编程器件FPGA的VGA接口控制器。实现VGA图像显示控制器是通过Altera公司的QuartusII软件环境下对VGA模块的设计和顶层逻辑框图