24进制计数译码显示电路

数字电子技术实验

6.6 计数、译码和显示电路

实验一、实验目的

1.学习计数器、译码器和七段显示器的使用方法。2.掌握计数器、译码器和七段显示器的综合应用。

3.掌握用示波器测试计数器输出波形的方法。

二、实验任务

用74LS161计数器、4511译码器、BS311201显示器各两片和74LS00一片实现一个带显示的60进制计数器。完成表6-6-1及6-6-2测试，个位波形测试。

三、实验设备

数字电路实验箱(74LS161、4511、BS311201、

74LS00数字集成芯片、脉冲源)、数字万用表、示波器、导线。

四、实验原理

74LS161引脚图

译码输出

BS311201共阴极显示器，COM 接地；

BS311101共阳极显示器，COM 接电源+5V。输入高位

4511引脚图

输入低位

CC4511 BCD 码七段译码器,驱动共阴数码管BS311201集成片。当译码器输入码超过“1001”时，译码器的输出为全为0，数码管熄灭。七段数码管显示笔段

CRDCBAETEPCo74LS161LDCPQDQCQBQA输出高位74LS161逻辑符号输入输出端说明CR：异步清零端，低电平有效；LD：同步置数端，低电平有效；ET、EP：使能端，高电平有效；CP：计数器时钟；D、C、B

计数、译码、 计数、译码、显示电路实验21(PP159) 华中科技大学 电子与信息工程系 王玉明 邮箱：ymwang@ 手机：13006148754

一、实验目的1.掌握中规模集成计数器CC40161的逻 .掌握中规模集成计数器 的逻 辑功能与使用方法； 辑功能与使用方法； 2.掌握计数、译码、显示电路的实现与调 .掌握计数、译码、 试方法。 试方法。

CD40161的逻辑功能 CD40161的逻辑功能4位二进制同步加计数器 位二进制同步加计数器 进位 置数 表5.21.4 CD40161功能表 功能表

CR LD CP ET 操作状态0 x 0 1 1 x ↑ ↑ ↑ x x 0 1 清除 预置 保持 计数 1 1

16

15

14

13 Q1 D1 4

12 Q2 D2 5

11 Q3 D3 6

10

9

VDD CO Q0 CR 1 CP 2 D0 3

CTT LD CTP VSS 7 8

1

清 零

数据输入 置数

ET=CTT&ETP 使 能 CO=Q3Q2Q1Q0

CD40161的时序波形图CR LD

数 据 输 入

D D D D

0 1 2 3

1 CP CTP CTT Q0 1 2 3

2

3

8

9

输

Q Q Q

CO

12

13

14

15

0

1

2

异 步 清 零

同 步 清 零

实验3.11 计数、译码和显示电路

一、实验目的：

1. 掌握二进制加减计数器的工作原理。

2. 熟悉中规模集成计数器及译码驱动器的逻辑功能和使用方法。

二、实验准备：

1.计数：

计数是一种最简单、最基本的逻辑运算，计数器的种类繁多，如按计数器中触发器翻转的次序分类，可分为同步计数器和异步计数器；按计数器计数数字的增减分类，可分为加法计数器、减法计数器和可逆计数器等。 由JK触发器组成的十进制异步加法计数器如图3.11.1所示。 JcpKSdQ_QJcpKSdQ_QJQcp_KSdQJ1QJ2_cpQKSd＆＆进位HL图3.11.1 目前，各种类型的计数器已有专门的集成电路，例如CD4017，它是一片十进制计数/分频器，该器件具有10个译码输出端，每个译码输出通常处于低电平，且在时钟脉冲由低到高的转换过程中依次进入高电平，每个输出在高电平维持10个时钟周期中的1个时钟周期，输出10进入低电平后，进位输出由低转到高，并能与时钟允许端连成N级。表3.11.1为其功能表，图3.11.2是其管脚排列图。 表3.11.1： 时钟 时钟允许 复位 L × L × H L × × H ↑ L L ↓

计数、译码、显示电路实验

一、实验器材（设备、元器件）:

1，数字、模拟实验装置（1台）； 2，数字电路实验板（1块）；

3，74LS90、74LS00芯片（各一片）； 4，函数信号发生器（1台）。

二、实验内容及目的：

1，熟悉和测试74LS90的逻辑功能；

2，运用中规模集成电路组成计数、译码、显示电路。

三、实验步骤：

1、利用数字电路实验装置测试74LS90芯片的逻辑功能 异步计数器74LS90为中规模TTL集成计数器，可实现二分频、五分频、十分频等功能，它由一个二进制计数器和一个五进制计数器构成，其外引脚图和功能表如下图所示：

异步：

输入 R0(1) R0(2) 输出

S9(1) S9(2) QA QB QC QD 1 1 X 1 1 X 0 X 1 X 0 1 0 0 1 0 0 0 0 0 0 0 0 置0 1 置9 同步：满足R0(1)?R0(2)?1，Sq(1)?Sq(2)?1时：

①CP1=CP，CP2=0时：二进制计数； ②CP1=0，CP2=CP时：五进制计数；

③CP1=CP，CP2=QA时：8421码二进制计数； ④CP1=QD,CP2=CP时：5421码十进制计数。

插好74LS90芯片，连好电源和

计数、译码、显示电路实验

一、实验器材（设备、元器件）:

1，数字、模拟实验装置（1台）； 2，数字电路实验板（1块）；

3，74LS90、74LS00芯片（各一片）； 4，函数信号发生器（1台）。

二、实验内容及目的：

1，熟悉和测试74LS90的逻辑功能；

2，运用中规模集成电路组成计数、译码、显示电路。

三、实验步骤：

1、利用数字电路实验装置测试74LS90芯片的逻辑功能 异步计数器74LS90为中规模TTL集成计数器，可实现二分频、五分频、十分频等功能，它由一个二进制计数器和一个五进制计数器构成，其外引脚图和功能表如下图所示：

异步：

输入 R0(1) R0(2) 输出

S9(1) S9(2) QA QB QC QD 1 1 X 1 1 X 0 X 1 X 0 1 0 0 1 0 0 0 0 0 0 0 0 置0 1 置9 同步：满足R0(1)?R0(2)?1，Sq(1)?Sq(2)?1时：

①CP1=CP，CP2=0时：二进制计数； ②CP1=0，CP2=CP时：五进制计数；

③CP1=CP，CP2=QA时：8421码二进制计数； ④CP1=QD,CP2=CP时：5421码十进制计数。

插好74LS90芯片，连好电源和

第四节 译码显示电路

译码显示电路是对显示值进行译码变为七段显示码，并驱动数码管显示。显示器件的种类较多，因而用于显示驱动的译码器也有不同的规格和品种。目前用得较多的数字显示译码器为七段显示译码器，用于驱动数码管。因数码管有共阴和共阳两种类型，与之相应的显示译码器也有高电平和低电平驱动两种形式。常见的显示译码器多为集电极开路输出结构，有些内部带有上拉电阻，可直接驱动数码管。

一、静态译玛显示电路

静态译玛显示电路是对每一个显示值都单独译玛和显示的一种方法。这种方法需要使用较多的芯片，在显示位数不多时采用。

常用的七段译码器很多，74LS47、74LS48比较常见的TTL七段译码/驱动器，可驱动七段LED数码显示器。它们的功能和引脚排列相同，不同之处在于输出端：74LS47为OC门输出，只能驱动共阳LED，并且必须为LED外接限流电阻。74LS48内部有2KΩ的上拉电阻，使用时无须外接限流电阻而直接驱动共阴LED。功能表分别见表2.4.1、表2.4.2。 74LS47、74LS48的引脚功能图见图2.4.1，功能简介如下：

74LS4712345678BCLTBI/RBORBIDAGNDVCCfgabcde161514131211109123

信 息 工 程 分 院

设计报告

课题名称：集成计数器及其应用 班级：14电子信息工程技术1班 学生姓名：邱荣荣 学 号： 18 指导教师：王连英

完成时间：2015年5月19日

七进制计数器电路设计

1.设计要求

a.分别采用反馈清零和反馈置数的方法

b.用同步十进制加法计数器74LS160(或同步4位二进制加法计数器74LS161)、三3输入与非门74LS10、4511、共阴七段数码LED显示器设计七进制计数器。

2.设计原理

a.使用4位同步二进制计时器74LS161设计反馈清零加法计数器

由74LS160是模16加法计数器、M=16，要设计制作的是七进制加法计数器、N=7，M>N，需一块74LS161,且74LS161具有异步清零(低电平有效)功能。

从初始状态开始，七进制加法计数器的有效循环状态:0000、0001、0010、0011、0100、0101、0110等七个。其最后一个，在下一个状态所对应的数码

)2。利用74LS161是:0111。所以，异步清零的反馈数SN?N?(7)10?(0110的异步清零(低电平有效)功能有,反馈数CR?Q2Q1Q0。据此有反馈清零法，由7

阶段性考核之三：【平时成绩10分】

时序逻辑部分设计型实验报告

实验题目 设计一个24进制计数器 学生姓名 班 级 学 号 任课教师 实验成绩 完成时间 马欣跃 电信122 2012301020206 邢晓敏 实验题目 设计一个24进制计数器 本次实验要求学生设计一个24进制计数器电路。其目的在于： 实验目的 1. 使学生深入理解分立元件构成的时序逻辑电路设计过程； 2. 进一步锻炼学生的动手实践能力。 选用4位二进制集成计数器74LS161设计一个24进制计数器。 1. 试用整体清零法仿真实现上述24进制计数器； 2. 试用整体臵数法仿真实现上述24进制计数器。 3. 要求在实验室用实物搭接时实现上述1、2中任意一种情况即可。 4. 24进制要求必须用74LS161实现，不允许用74LS160。 具体 基本要求：用发光二极管实现24个状态的显示。【完成该部分功能最高平时成绩7分】 实验 提高要求：用数码管显示24个状态对应的十进制数【完成附带该部分要求 功能的全部功能最高平时成绩10分】（如实验室不具备搭接实物条件，仿真完成并对原理清楚掌握，能够顺利回答老师验收时提问即可。） 5. 在该实验报告中要有完整的设计过程、

辽 宁 工 业 大 学

数字电子技术基础课程设计（论文）

题目：LED显示器动态扫描驱动电路的设计

院（系）： 电子与信息工程学院 专业班级： 学 号： 学生姓名： 指导教师： （签字） 起止时间： 2013.12.30-2014.1.10

辽 宁 工 业 大 学 课 程 设 计 说 明 书 （论文）

课程设计（论文）报告的内容及其文本格式

1、课程设计（论文）报告要求用A4纸排版，单面打印，并装订成册，内容包括：

①封面（包括题目、院系、专业班级、学生学号、学生姓名、指导教师姓名、、起止时间等） ②设计(论文)任务及评语

③中文摘要 （黑体小二，居中，不少于200字） ④目录

⑤正文（设计计算说明书、研究报告、研究论文等） ⑥参考文献

2、课程设计（论文）正文参考字数：2000字3、封面格式

4、设计（论文）任务及评语格式 5、目录格式

①标题“目录”（小二号、黑体、居中） ②章标题（小四号字、黑体、居左） ③节标题（小四号字、宋体） ④页码（小四号字、宋体、居右） 6、正文格式

①页边距

集成电路软件设计

实验二：十进制加减计数器

实验地点 实验时间 学 院 班 级 姓 名 学 号 成 绩 指导老师

年 月 日

一、设计任务

1、设计十进制加减计数器;

2、练习使用Modelsim软件和Synopsys公司的Design Compiler软件。 二、设计要求

1、十进制加减计数器;

2、控制端口控制加与减的计数；

3、输入时钟的频率自定，符合设计即可 三、预习要求

编写加减计数器的VHDL代码; library ieee;

use ieee.std_logic_1164.all;

use ieee.std_logic_unsigned.all; entity counter is

port(clk ,up: in std_logic; q: out integer ); end ;

architecture one of