verilog数字秒表设计

数字秒表设计

北 华 航 天 工 业 学 院

《EDA技术综合设计》

课程设计报告

报告题目： 数字秒表设计 作者所在系部： 电子工程系 作者所在专业： 电子信息工程 作者所在班级： 作 者 姓 名 ： 指导教师姓名：完 成 时 间 ： 2010年12月12日

数字秒表设计

内 容 摘 要

应用VHDL语言设计数字系统，很多设计工作可以在计算机上完成，从而缩短了数字系统的开发时间。我们尝试利用VHDL为开发工具设计数字秒表。

秒表的逻辑结构较简单，它主要由十进制计数器、六进制计数器、12500的分频器、数据选择器、和显示译码器等组成。在整个秒表中最关键的是如何获得一个精确的100HZ计时脉冲，除此之外，整个秒表还需有一个启动信号和一个清零信号，以便秒表能随意停止及启动。

秒表有共有6个输出显示，分别为百分之一秒、十分之一秒、秒、十秒、分、十分，所以共有6个计数器与之相对应，6个计数器的输出全都为BCD码输出

数字秒表设计

北 华 航 天 工 业 学 院

《EDA技术综合设计》

课程设计报告

报告题目： 数字秒表设计 作者所在系部： 电子工程系 作者所在专业： 电子信息工程 作者所在班级： 作 者 姓 名 ： 指导教师姓名：完 成 时 间 ： 2010年12月12日

数字秒表设计

内 容 摘 要

应用VHDL语言设计数字系统，很多设计工作可以在计算机上完成，从而缩短了数字系统的开发时间。我们尝试利用VHDL为开发工具设计数字秒表。

秒表的逻辑结构较简单，它主要由十进制计数器、六进制计数器、12500的分频器、数据选择器、和显示译码器等组成。在整个秒表中最关键的是如何获得一个精确的100HZ计时脉冲，除此之外，整个秒表还需有一个启动信号和一个清零信号，以便秒表能随意停止及启动。

秒表有共有6个输出显示，分别为百分之一秒、十分之一秒、秒、十秒、分、十分，所以共有6个计数器与之相对应，6个计数器的输出全都为BCD码输出

目录

1 绪论 .................................................................... 1 2 设计要求 ................................................................ 2 3 总体设计要求 ............................................................ 2

3.1 基本原理 .......................................................... 2 3.2分频器模块 ......................................................... 3 3.3 计数模块 .......................................................... 4 3.4 记录模块 ........................................................

2014级机械设计制造及其自动化专业

电子技术课程设计

数字秒表的设计

姓 名： 陈彦军

院 别： 工学院

专 业： 机械设计制造及其自动化

学 号： 2014040158

指导教师： 有德义

2014年12月17

工学院课程设计评审表

学生姓名 设计题目 评价内容 设计目的及设计方案 评价指标 有扎实的基础理论知识和专业知识；能正确设计实验方案；独立进行实验工作；能对课题进行理论分析，得出有价值的结论。选题合理、目的明确。设计方案正确，具有可行性、创新性。 论文结果有应用价值；图纸绘制符合国家标准，质量符合要求；工作课程设计结果 中有创新意识；对前人工作有改进或突破，或有独特见解。（电子CAD 图纸、测试或仿真数据、在试验箱上搭建电路或用电路板制作产品）计算及测试结果准确；能正确处理实验数据。 课程设计态度 按期完成规定的任务，工作量饱满，难度较大；工作努力，遵守纪律；工作作风严谨务实。态度认真、学习刻苦。 实验正确，分析处理科学；文字通顺，技术用语准确，符号统一，编号齐全，书写工整

第一章 设计目的、要求

1.1设计目的

课程设计是检验我们本学期学习的情况的一项综合测试，它要求我们把所学的知识应用于实际，融会贯通，是对我们能力的一项综合评定，它要求我们充分发掘自身的潜力。

同时课程设计也是教学过程中的一个重要环节，通过设计可以巩固各课程理论知识，了解课程设计的基本方法，培养独立分析和解决实际工程技术问题的能力。

1.2设计意义

时间本是一种运动。假如宇宙静止不动，就没有所谓时间了，时间的定义，是由星体的运行所界定的。假如我们要在昼夜循环之间确定出某个时刻，则非有一些"测量准则"不可。 正因为人类社会出现了这新的局面，时间才有了定义，才有所划分。人类开始为时间编上数目，而且计算得愈益精确。 世界历史的长河中，还没有像今天这样在各个领域发生着如此之多的根本变化小到个人日常生活琐事大到国际形势。而推动这一变化的当数科学技术。虽然人类从远古时代就已经学会利用新技术来重新描绘其生活画卷了，但是还没有一种科技能像现代电子技术那样影响如深远。

1.3设计要求

启动按钮按下时开始计时，数值为LED显示，计时范围为00.99—99.99秒，按下暂停按钮时则计时停止，LED数值保持不变，再按下启动按钮时间继续累加，按下复位按钮数值复位

单片机原理及系统课程设计报告”

基于单片机的数字秒表系统设计 1.引言

在科技高度发展的今天，集成电路和计算机应用得到了高速发展。尤其是计算机应用的发展，它在人们日常生活中已经崭露头角。大多数电子产品多是由计算机电路组成，如：手机、MP3等。而且将来的不久它们的身影将会更频繁的出现在我们身边，各种家用电器多会实现微电脑技术。电脑各部分在工作时多是以时间为基准的。本文就是基于计算机电路的时钟脉冲信号、状态控制等原理设计出来的数字秒表，秒表在很多领域充当一个很重要的角色。在各种比赛中对秒表的精确度要求更高，尤其是一些科学实验，它们对时间精确度达到了几纳秒的要求。

本设计是设计一个单片机控制的数字电子秒表本秒表采用8051为中心器件，利用其定时器/计数器定时和记数的原理，结合显示电路、电源电路、LED数码管以及外部中断电路来设计计时器。将软、硬件有机地结合起来，使得系统能够实现两位LED显示，显示时间为00～99秒，每秒自动加1，能正确地进行计时，且具有快加功能。其软件系统采用汇编语言编写程序，包括显示程序，定时中断服务，快加程序，外部中断服务程序，延时程序等，并在keil下调试通过，硬件电

路通过proteu

数字秒表课程设计总结报告

一、 课题名称

数字秒表设计

二、 内容摘要

本实验要求设计一个计数范围在0.0—9.9秒的数字秒表。电路设计基本包括0.1秒脉冲发生器，信号控制端，整形电路，计数电路，译码电路和显示器这几部分构成。0.1秒脉冲发生器由555定时器构成的多谐振荡电路实现，由3端口接入计数器的时钟端。信号控制端由RS触发器实现，能够对整个电路进行清零、计数、停止和复位的作用。整形电路有单稳态触发器构成，对RS触发端输出的信号进行整形，但不改变其逻辑符号。本实验的技术器由两个十进制BCD码74LS160级联而成。在计数器的四个输出端分别接译码器的四个置数端，译码器由74LS48实现。这个电路设有两个开关K1，K2，通过K1，K2的置0和置1来实现对电路的清零、计数、暂停、复位的控制。这样，一个简易的数字秒表便设计完成了。

三、 课题任务，指标，功能要求

课题任务：用中小规模集成电路设计一个数字秒表。 指标：计数范围在0.0—9.9秒之间。

功能要求：有清零、计数、停止和复位的功能。

四、 单元框图

显示器 显示器 控制端，清零，计数，停止，复位 单稳态触发器 译码器 与非门 译码器 多谐振荡电路，0.1秒脉

数字系统设计与Verilog HDL （复习）

EDA（Electronic Design Automation）

就是以计算机为工作平台，以EDA软件工具为开发环境，以PLD器件或者ASIC专用集成电路为目标器件设计实现电路系统的一种技术。 1．电子CAD（Computer Aided Design）

2．电子CAE（Computer Aided Engineering） 3．EDA（Electronic Design Automation） EDA技术及其发展 p2

EDA技术的应用范畴

1.3 数字系统设计的流程

基于FPGA/CPLD

的数字系统设计流程

1. 原理图输入(Schematic diagrams ) 2、硬件描述语言 (HDL文本输入) 设计输入

硬件描述语言与软件编程语言有本质的区别

综合（Synthesis）

将较高层次的设计描述自动转化为较低层次描述的过程

◆行为综合：从算法表示、行为描述转换到寄存器传输级（RTL） ◆逻辑综合：RTL级描述转换到逻辑门级（包括触发器） ◆版图综合或结构综合：从逻辑门表示转换到版图表示，或转换到PLD器件的配置网表表示

综合器是能自动实现上述转换的软件工具，是

Verilog

数字系统设计 代码90例

合肥工业大学宣城校区 微电子科学与工程 Verilog数字系统设计

Contents

1、二选一多路选择器..........................................................................................................1 2、多路器模块的编写测试平台..........................................................................................1 3、三位加法器......................................................................................................................2 4、比较器......................................................................................................

目录

1 引言 ........................................................................................................................................ 1

1.1 课程设计的目的 .......................................................................................................... 1 1.2 课程设计的内容 .......................................................................................................... 1 2 EDA、VHDL简介 .............................................................................................................. 1

2.1 EDA技术 ...