基于FPGA的设计题目

1. 花样彩灯控制器的设计

设计要求:

假设输入脉冲为3MHz，控制16只LED发光二极管每隔1s或2s显示一种花样。要求显示的花样如下:闪烁2次 从LED（0）移位点亮到LED（15）一次 全部点亮一次 从LED（15）开始逐个熄灭至LED（0）1次 闪

烁

2

次。。。。。。如果按下清零键时，16只LED均熄灭一次，然后再重新按规律显示。如果没有按下快/慢选择控制键时，16只LED发光二极管是以每隔1s进行花样显示，否则按下快/慢键选择控制键时，16只LED发光二极管是以每隔2s进行花样显示。

2. 利用FPGA实现一个简单的DDS正弦波发生器

（DDS：数字显示示波器）

可分解为三个部分来设计：时钟产生模块；地址产生模块；ROM查找表模块。 实现思路：

① 首先，由外部晶振引入40MHz的时钟到FPGA内部，进入时钟产生模块，对时钟进行处理并3倍频程后，得到一个稳定精确的120MHz的系统时钟；

② 然后，地址产生模块在系统时钟的激励下，将频率控制字与累加寄存器输出的数据进行累加，然后把累加的结果作为地址输出给ROM查找表地址；

③ 最后，ROM查找表模块在每个系统时钟的上升沿，按照地址来读取ROM查找表中的相应的波

毕业设计（论文）

题 目： 基于FPGA的PCIE接口设计

学 院： 信息与通信工程学院

专 业： 电子信息工程

学生姓名： 班级/学号

指导老师/督导老师：

起止时间： 200 年 月 日 至 200 年 月 日

摘要

摘 要

在过去的二十几年中，PCI总线在许多领域中得到了广泛的应用，但是随着微处理器、存储器和互连网络的飞速发展，并行数据传输的PCI总线技术逐渐成为系统整体性能提升的瓶颈。从上世纪90年代初期，PCI总线技术至今已经在业内存在了十余年，在这些年中，它的发展是缓慢的，与PC总线相比，每三年会提升一倍的性能，从最初的8位PC/XT、16位ISA总线、32位的EISA和MCA、VL总线到PCI、64位PCI-/66MHZ、PCI-X，但是处理器每18个月性能就会提升一倍（一个摩尔周期是18个月），正因为PC总线和处理器的性能发展不同步，才导致PC总线的发展出现了滞后，PCI总线技术跟不上发展的潮流，出现了瓶颈。PCI－Express（简称PCIE）

毕业设计（论文）

题 目： 基于FPGA的PCIE接口设计

学 院： 信息与通信工程学院

专 业： 电子信息工程

学生姓名： 班级/学号

指导老师/督导老师：

起止时间： 200 年 月 日 至 200 年 月 日

摘要

摘 要

在过去的二十几年中，PCI总线在许多领域中得到了广泛的应用，但是随着微处理器、存储器和互连网络的飞速发展，并行数据传输的PCI总线技术逐渐成为系统整体性能提升的瓶颈。从上世纪90年代初期，PCI总线技术至今已经在业内存在了十余年，在这些年中，它的发展是缓慢的，与PC总线相比，每三年会提升一倍的性能，从最初的8位PC/XT、16位ISA总线、32位的EISA和MCA、VL总线到PCI、64位PCI-/66MHZ、PCI-X，但是处理器每18个月性能就会提升一倍（一个摩尔周期是18个月），正因为PC总线和处理器的性能发展不同步，才导致PC总线的发展出现了滞后，PCI总线技术跟不上发展的潮流，出现了瓶颈。PCI－Express（简称PCIE）

QPSK

基于FPGA的QPSK系统设计

一、 实验目的

1、 利用FPGA实现QPSK调制解调电路设计与实现，加深对QPSK

的理性认识，通过实践提高动手能力以及理论联系实际的能力 2、 通过对电路模块的组合使用构成通信系统，加深对通信系统的

认识和理解，进一步体会《通信原理》课程中的理论知识 3、 通过本次试验进一步掌握对Quartus II软件以及VHDL编程语言

的使用

4、 通过本次课程设计的实践提高我们的实践操作能力、提高分析

问题和解决问题的能力

二、 设计任务及要求

利用FPGA实现QPSK调制解调电路设计与实现，用FPGA进行数据处理。实验中给定FPGA模块，D/A转换、A/D转换以及乘法器模块

三、 实验原理

1、FPGA简介

目前以硬件描述语言（Verilog 或 VHDL）所完成的电路设计，可以经过简单的综合与布局，快速的烧录至 FPGA 上进行测试，是现代 IC 设计验证的技术主流。这些可编辑元件可以被用来实现一些基本的逻辑门电路（比如AND、OR、XOR、NOT）或者更复杂一些的组合功能比如解码器或数学方程式。在大多数的FPGA里面，这些可编辑的元件里也包含记忆元件例如触发器（Flip－flop）或者其他更加完

1

毕业设计（论文）

题 目： 基于FPGA的PCIE接口设计

学 院： 信息与通信工程学院

专 业： 电子信息工程

学生姓名： 班级/学号

指导老师/督导老师：

起止时间： 200 年 月 日 至 200 年 月 日

摘要

摘 要

在过去的二十几年中，PCI总线在许多领域中得到了广泛的应用，但是随着微处理器、存储器和互连网络的飞速发展，并行数据传输的PCI总线技术逐渐成为系统整体性能提升的瓶颈。从上世纪90年代初期，PCI总线技术至今已经在业内存在了十余年，在这些年中，它的发展是缓慢的，与PC总线相比，每三年会提升一倍的性能，从最初的8位PC/XT、16位ISA总线、32位的EISA和MCA、VL总线到PCI、64位PCI-/66MHZ、PCI-X，但是处理器每18个月性能就会提升一倍（一个摩尔周期是18个月），正因为PC总线和处理器的性能发展不同步，才导致PC总线的发展出现了滞后，PCI总线技术跟不上发展的潮流，出现了瓶颈。PCI－Express（简称PCIE）

基于FPGA的通用分频器设计

周子昂,王福源，魏军辉

（郑州大学 信息工程学院，河南 郑州 450052）

摘 要:本文介绍了一种能够完成半整数和各种占空比的奇/偶数和的通用的分频器设计，并给

出了本设计在Altera公司的FLEX10K系列EPF10K10LC84-3型FPGA芯片中实现后的测试数据和设计

硬件的测试结果，结果表明了设计的正确性和可行性。由于设计采用VHDL硬件描述语言实现，

用户可以自行裁减和设置分频器的功能，所以有很广泛的应用价值。 关键词: 通用分频器; 占空比; 半整数;

中图分类号：TN772 文献标识码：A

Design of universal frequency divider based on FPGA

ZHOU zi ang, WANG fu yuan，WEI jun hui

(College of information, Zhengzhou University, Zhengzhou, Henan, 450052)

Abstract: This paper presents an algorithm for designi

信息科学与技术学院 课 程 题电子EDA技术 课程设计

基于FPGA的乘法器设计

目：

目 录

中文摘要………………………………………………………………2 外文摘要…………………………………………………………………………2 1．绪论…………………………………………………………………………3 1.1概述………………………………………………………………3 1. 2 VHDL简介……………………………………………………… ………………3 1.3 实验平台…………………………………………………………5 2．乘法器初步设计…………………………………………………………………6 2.1设计思想………………………………………………………………6 2.2乘法器原理…………………………………………………………………6 2.3 乘法器设计流程……………………………………… ……………………7 3. 乘法器具体设计…………………………………………………………………9 3.1右移寄存器的设计……………………………………………………………9 3.2 加法器模块的设计…………………………………………… …………… 9 3.3 乘

基于FPGA 的数字钟设计

摘 要

伴随着集成电路技术的发展, 电子设计自动化(EDA)技术逐渐成为数字电路设计的重要手段。 基于FPGA的EDA技术的发展和应用领域的扩大与深入，使得EDA技术在电子信息，通信，自动控制，计算机等领域的重要性日益突出。 本设计给出了一种基于FPGA的多功能数字钟方法，采用EDA作为开发工具，VHDL语言和图形输入为硬件描述语言，QuartusII作为运行程序的平台，编写的程序经过调试运行，波形仿真验证，下载到EDA实验箱的FPGA芯片，实现了设计目标。

系统主芯片采用CycloneII系列EP2C35F672C8。采用自顶向下的设计思想，将系统分为五个模块:分频模块、计时模块、报时模块、显示模块、顶层模块。用VHDL语言实现各个功能模块, 图形输入法生成顶层模块. 最后用QuartusII软件进行功能仿真, 验证数字钟设计的正确性。

测试结果表明本设计实现了一个多功能的数字钟功能，具有时、分、秒计时显示功能，以24小时循环计时；具有校正小时和分钟的功能；以及清零，整点报时功能。

关键词：EDA技术；FPGA；数字钟；VHDL语言；自顶向下

信息科学与技术学院 课 程 题电子EDA技术 课程设计

基于FPGA的乘法器设计

目：

目 录

中文摘要………………………………………………………………2 外文摘要…………………………………………………………………………2 1．绪论…………………………………………………………………………3 1.1概述………………………………………………………………3 1. 2 VHDL简介……………………………………………………… ………………3 1.3 实验平台…………………………………………………………5 2．乘法器初步设计…………………………………………………………………6 2.1设计思想………………………………………………………………6 2.2乘法器原理…………………………………………………………………6 2.3 乘法器设计流程……………………………………… ……………………7 3. 乘法器具体设计…………………………………………………………………9 3.1右移寄存器的设计……………………………………………………………9 3.2 加法器模块的设计…………………………………………… …………… 9 3.3 乘

1

摘 要

本设计是一个采样率高达100MSPS、模拟带宽10MHz的便携式数字示波器，采用XILINX的FPGA器件来作为系统核心器件来设计。 系统使用可编程逻辑实现部分数字电路功能，使用内嵌Microblaze软核CPU执行系统的运算与控制功能。示波器的模数转换器采用AD9283-80实现。整个系统的设计由两部分完成，一是完成硬件电路的设计；二是采用ise10.0开发套件设计系统的软件功能。

本便携式数字示波器具有体积小、重量轻、成本低及低功耗的优点。

关键词： Microblaze；A/D转换器；示波器；FIFO；VHDL

2

Abstract

This design is a sampling rate as high as 80MSPS, simulation of portable digital oscilloscopes bandwidth 10MHz XILINX FPGA device, the core device as a system design. Systems use the FPGA internal programmable logic realize part of digita