数字电路实验报告组合逻辑电路

常州大学,数电课件

3 组合逻辑电路3.1小规模集成电路构成的组合电路 3.2中规模集成电路及其应用 3.3组合逻辑电路中的竞争和冒险

常州大学,数电课件

关于组合逻辑电路组合逻辑电路的一般框图A B C = 1 Z = 1 F1 F2

X1 X2

Xn

组合逻辑电 路

Z1 Z2 Zm

结构特征: 1、输出、输入之间没有反馈延迟通路， 2、不含记忆单元

Zi = f (X1, X2 , …, Xn ) (i=1, 2, …, m)

工作特征: 组合逻辑电路工作特点:在任何时刻，电路的输出状态只 取决于同一时刻的输入状态而与电路原来的状态无关。

常州大学,数电课件

3.1小规模集成电路构成的组合电路

3.1.1 组合逻辑电路分析一. 组合逻辑电路分析 根据已知逻辑电路，经分析确定电路的的逻辑功能。 二. 组合逻辑电路的分析步骤： 1、 由逻辑图写出各输出端的逻辑表达式； 2、 化简和变换逻辑表达式； 3、 列出真值表；

4、 根据真值表或逻辑表达式，经分析最后确定其功能。

常州大学,数电课件

三、组合逻辑电路的分析举例例 试分析下图所示组合逻辑电路的逻辑功能。解：1、根据逻辑电路写出各输出端的逻辑表达式，并进行化 简和变换。

X=AA 1 B 1 & C 1 & & Z &

实验三 组合逻辑电路

一、实验目的

1. 通过简单的组合逻辑电路设计与调试，掌握采用小规模（SSI）集成电路设计组合逻辑电路的方法。

2. 用实验验证所设计电路的逻辑功能。 3. 熟悉、掌握各种逻辑门的应用。

二、实验原理

组合逻辑电路是最常见的逻辑电路之一，可以用一些常用的门电路来组合成具有其他功能的门电路。组合逻辑电路在逻辑功能上的特点是任意时刻的输出仅仅取决于该时刻的输入，而与电路过去的状态无关。在电路结构上的特点是只包含门电路，而没有存储（记忆）单元。在使用中、小规模集成电路来设计组合电路时，一般步骤如图3-1所示： 1. 进行逻辑抽象，首先根据设计任务的要求建立输入、输出变量，列出其真值表。

2. 用卡诺图或代数法化简，求出最简逻辑表达式。

3. 根据简化后的逻辑表达式，画出逻辑电路图。 若已知逻辑电路，欲分析组合电路的逻辑功能，则分析步骤为：

1. 由逻辑电路图写出各输出端的逻辑表达式。 2. 由逻辑表达式列出真值表。

3. 根据真值表进行分析，从而确定电路功能。 组合电路的设计过程是在理想情况下进行的，

逻辑电路图最简逻辑表达式逻辑表达式代数法化减卡诺图卡诺图法化减设计要求逻辑抽象真值表即假设一切器件均没有延迟效应。

实验三 组合逻辑电路

一、 实验目的

1．掌握组合逻辑电路的设计方法 2．熟悉常用组合逻辑器件的使用方法

3．熟悉用逻辑门电路、74LS138和74LS151进行综合性设计的方法 二、 试验设备和器件 设备：数字电子技术试验箱

器件：74LS00，74LS20，74LS86，74LS138，74LS151 三、 实验内容 1. 实现一位全加器

(1) 按照组合逻辑电路的一般设计步骤，用基本门电路（74LS00，74LS86）实现一位全加器；

(2) 用1片74LS138和1片74LS20实现一位全加器。

2. 设计一个监测信号灯工作状态的逻辑电路，每一组信号灯由红、黄、绿三盏构成，仅有红灯R亮、仅有绿灯G亮、黄灯Y和绿灯G同时亮为正常工作状态，其余为故障状态。故障状态时要发出报警信号。要求用74LS151实现。 (1) 逻辑抽象。红黄绿三盏信号灯的状态为输入变量，分别用R、Y、G表示，并规定灯亮时为1，灭时为0；故障信号为输出变量，用Z表示，并规定正常工作状态下Z为0，发生故障时Z为1； (2) 列真值表于表3-1；

R 0 0 0 0 1 1 1 1 Y 0 0 1 1 0 0 1 1 G 0 1 0 1 0 1 0 1 Z

哈尔滨商业大学

计算机与信息工程学院

数字电路综合实验报告设计

题目: 电子时钟

专业班级: 11级电子信息工程 小组成员：李功凌 、卢志锦 指导老师：张晓兰

日期：2012年11月22日~12月11日

目录

1.功能描述；

2.总体设计及工作原理描述； 3.模块设计； 4.实验器材； 5.调试与故障分析； 6.心得体会； 7.参考文献； 8.电路图；

1.功能描述：

电子时钟可以由三个模块构造，一个24进制计时电路、两个60进制计时电路，分别作为时、分、秒三个模块。秒计时60时进位到分，计时，此时要求秒清零且继续计时；分计时60时进位到时，计时，此时要求分清零且继续计时。

74LS192的逻辑功能表 输入 CLR 1 0 0 0

CD4511的逻辑功能表

输入 LE BI LI D X X 0 0 0 0 0 0 X 0 1 1 1 1 1 1 0 1 1 1 1 1 1 1 X X 0 0 0 0 0 0 C X X 0 0 0 0 1 1 B X X 0 0 1 1 0 0 A X

哈尔滨商业大学

计算机与信息工程学院

数字电路综合实验报告设计

题目: 电子时钟

专业班级: 11级电子信息工程 小组成员：李功凌 、卢志锦 指导老师：张晓兰

日期：2012年11月22日~12月11日

目录

1.功能描述；

2.总体设计及工作原理描述； 3.模块设计； 4.实验器材； 5.调试与故障分析； 6.心得体会； 7.参考文献； 8.电路图；

1.功能描述：

电子时钟可以由三个模块构造，一个24进制计时电路、两个60进制计时电路，分别作为时、分、秒三个模块。秒计时60时进位到分，计时，此时要求秒清零且继续计时；分计时60时进位到时，计时，此时要求分清零且继续计时。

74LS192的逻辑功能表 输入 CLR 1 0 0 0

CD4511的逻辑功能表

输入 LE BI LI D X X 0 0 0 0 0 0 X 0 1 1 1 1 1 1 0 1 1 1 1 1 1 1 X X 0 0 0 0 0 0 C X X 0 0 0 0 1 1 B X X 0 0 1 1 0 0 A X

数字逻辑 组合逻辑电路设计.ppt

5.2

组合逻辑电路设计

5.2.1 组合逻辑电路的设计 组合逻辑电路设计主要是将客户的具 体设计要求用逻辑的函数加以描述，再用 具体的电路加以实现的过程。

数字逻辑 组合逻辑电路设计.ppt

组合逻辑电路设计步骤步骤：(1)将文字描述的逻辑命题变换为真值表。 这一步非常重要，要仔细分析设计要求， 作出输入、输出变量的逻辑规定，根据给 出的条件，列出满足逻辑要求的真值表。 (2)写出逻辑函数并进行化简，化简的形 式则是根据所选用的逻辑门来决定； (3)根据化简结果和所选定的门电路，画 出逻辑电路图。 (4)最后一步进行实物安装调试，这是最终 验证设计是否正确的手段。

数字逻辑 组合逻辑电路设计.ppt

例：设计三变量表决器，其中A具有否决权。

数字逻辑 组合逻辑电路设计.ppt

例：设计三变量表决器，其中A具有否决权。

分析设计要求

数字逻辑 组合逻辑电路设计.ppt

例：设计三变量表决器，其中A具有否决权。

分析设计要求

AB C

电路

F

数字逻辑 组合逻辑电路设计.ppt

例：设计三变量表决器，其中A具有否决权。

分析设计要求设A、B、C分别代表参 加表决的变量； F为表决结果。

AB C

电路

F

数字逻辑 组合逻辑电路设计.ppt

例：设计三变

目录

实验一 四位海明校验码的逻辑设计实验二 十六进制译码计数器的设计 实验三 脉冲分频逻辑电路的设计 实验四 八位数据串入并出逻辑设计 实验五 十六位运算器的逻辑设计 实验六 4Kx8bit存储器的25

2 6 10 16 20 计1

设

实验一 四位海明校验码的逻辑设计

实验目的：

掌握海明校验的编码原理以及设计、调试方法，巩固提高组合逻辑知识，培养实际动手能力。掌握总线的应用方法。掌握总线信息出错时发现错我和纠正错我的原理，掌握奇偶校验的原理，掌握海明校验编码原理以及设计、调试方法。 实验要求：

(1) 设计信息位为 4位的内存的海明校验逻辑电路,在读内存储器时,具有一位出 错报错和纠正一位错误的功能。

(2) 为了难其正确性,在读出信息的通路上,要串入造错用逻辑,位数自定。 (3) 奇偶发生器与海明校难器对同一位用一块奇偶校验集成块 实验原理： 检错和校错

由编码理论，任何一种编码是否具有检测和纠错能力，都与编码的最小距离有关，即任何两组合法代码间最少的二进制位数的差异，L-1=D+C（D>=C）L为编码的最小距离，D表示检测错误的位数；C表示纠正错误的

数字逻辑 组合逻辑电路设计.ppt

5.2

组合逻辑电路设计

5.2.1 组合逻辑电路的设计 组合逻辑电路设计主要是将客户的具 体设计要求用逻辑的函数加以描述，再用 具体的电路加以实现的过程。

数字逻辑 组合逻辑电路设计.ppt

组合逻辑电路设计步骤步骤：(1)将文字描述的逻辑命题变换为真值表。 这一步非常重要，要仔细分析设计要求， 作出输入、输出变量的逻辑规定，根据给 出的条件，列出满足逻辑要求的真值表。 (2)写出逻辑函数并进行化简，化简的形 式则是根据所选用的逻辑门来决定； (3)根据化简结果和所选定的门电路，画 出逻辑电路图。 (4)最后一步进行实物安装调试，这是最终 验证设计是否正确的手段。

数字逻辑 组合逻辑电路设计.ppt

例：设计三变量表决器，其中A具有否决权。

数字逻辑 组合逻辑电路设计.ppt

例：设计三变量表决器，其中A具有否决权。

分析设计要求

数字逻辑 组合逻辑电路设计.ppt

例：设计三变量表决器，其中A具有否决权。

分析设计要求

AB C

电路

F

数字逻辑 组合逻辑电路设计.ppt

例：设计三变量表决器，其中A具有否决权。

分析设计要求设A、B、C分别代表参 加表决的变量； F为表决结果。

AB C

电路

F

数字逻辑 组合逻辑电路设计.ppt

例：设计三变

实验三 组合逻辑电路(常用门电路、译码器和数据选择器)

一、实验目的

1．掌握组合逻辑电路的设计方法

2．了解组合逻辑电路的冒险现象与消除方法 3．熟悉常用门电路逻辑器件的使用方法

4．熟悉用门电路、74LS138和74LS151进行综合性设计的方法 二、实验原理及实验资料 （一）组合电路的一般设计方法

1．设计步骤

根据给出的实际逻辑问题，求出实现这一逻辑功能的最简单逻辑电路，这就是设计组合逻辑电路时要完成的工作。组合逻辑电路的一般设计步骤如图3.1所示。

逻辑问题抽象逻 辑真值表选定器件类型将函数式化简逻 辑电路图

图3.1 组合逻辑电路的一般设计步骤

设计组合逻辑电路时，通常先将实际问题进行逻辑抽象，然后根据具体的设计任务要求列出真值表，再根据器件的类型将函数式进行化简或变换，最后画出逻辑电路图。

2. 组合电路的竞争与冒险（旧实验指导书P17～20）

（二）常用组合逻辑器件

1．四二输入与非门74LS00

74LS00为双列直插14脚塑料封装，外部引脚排列和内部逻辑结构如图3.2所示。它共有四个独立的二输入“与非”门，每个门的构造和逻辑功能相同。

14VCC1312&11109&8&&GND1234567

图3.2

实验二 组合逻辑电路

一、实验目的

1．掌握数据选择器的功能和应用方法； 2．掌握显示译码器的功能和使用方法； 3．掌握组合数字电路的设计和实现方法。

二、预习要求

1．复习译码器和数据选择器的工作原理； 2．复习有关组合电路设计方法的知识；

3．阅读74LS138和74LS151的引脚排列图及功能表； 4. 设计实验内容所要求的数据记录表格。

三、理论准备

1．概述

组合逻辑电路又称组合电路，组合电路的输出只决定于当时的外部输入情况，与电路过去状态无关。因此，组合电路的特点是无“记忆性”。在组成上组合电路的特点是由各种门电路连接而成，而且连接中没有反馈线存在。所以各种功能的门电路就是简单组合逻辑电路。

组合逻辑电路的输入信号和输出信号往往不止一个，其功能描述方法通常有函数表达式、真值表、卡诺图和逻辑图等几种。

组合逻辑电路的分析与设计方法，是立足于小规模集成电路分析和设计基本方法之一。 2．组合逻辑电路的分析方法

分析的任务是：对给定的电路求解其逻辑功能，即求出该电路的输出与输入之间的逻辑关系，通常是用逻辑式或真值表来描述，有时也加上必须的文字说明。

分析的步骤：

（1）逐级写出逻辑表达式，最后得到输出逻辑变量与输入逻辑变量之间的逻辑函数