eda多路选择器的设计实验总结

10机械电子工程专业《EDA电路设计》课程结课论文

4选1多路选择器的设计

班级 xxxxx 姓名 xxxxx 学号 xxxxxx

一、内容摘要

多路选择器是数据选择器的别称。在多路数据传送过程中，能够根据需要将其中任意一路选出来的电路，叫做数据选择器，也称多路选择器或多路开并。数据选择器的电路结构一般由于活门阵列而成，也有用传输门开关和门电路混合而成的。多路选择器可以从多组数据来源中选取一组送入目的地。它有4选1数据选择器、8选1数据选择器（型号为74151、74LS151、74251、74LS151）、16选1数据选择器（可以用两片74151连接起来构成）等之分。多路选择器还包括总线的多路选择,模拟信号的多路选择等,相应的器件也有不同的特性和使用方法

它的应用范围相当广泛，从组合逻辑的执行到数据路径的选择，经常可以看到它的踪影。另外在时钟、计数定时器等的输出显示电路中经常利用多路选择器制作扫描电路来分别驱动输出装置，以降低功率的消耗。有时也希望把两组没有必要同时观察的数据，设置为共享一组显示电路，以降低成本。

二、关键词

关键词：多路选择器，逻辑图，逻辑函数

三、问题分析

设计内容一

实验七 4选1多路选择器设计实验

一、实验目的

进一步熟悉QuartusII的VHDL文本设计流程、组合电路的设计仿真和测试。

二、实验原理

四选一多路选择器设计时，试分别用IF_THEN语句、WHEN_ELSE和CASE语句的表达方式写出此电路的VHDL程序，要求选择控制信号s1和s2的数据类型为STD_LOGIC;当s1=‘0’，s0=‘0’；s1=‘0’，s0=‘1’；s1=‘1’，s0=‘0’和s1=‘1’，s0=‘1’时，分别执行y<=a、y<=b、y<=c、y<=d。

三、程序设计

其示意框图如下：

其中输入数据端口为a、b、c、d，s1、s2为控制信号，Y为输出。 令s0s1=“00”时，输出y=a； 令s0s1=“01”时，输出y=b； 令s0s1=“10”时，输出y=c； 令s0s1=“11’ 时，输出y=d；

4 选 1 输入 b y 数 据 选 择 器 数据 c a

d

计算机组成原理实验报告

——实验一 多路选择器的设计与实现

专 业： 计算机科学与技术（师范） 姓 名：XXX 学 号： 指导老师： 完成日期：

一、 实验目的

1、回顾多路选择器的原理 2、熟悉Logisim软件的使用方法

3、熟悉

ISE软件的开发过程

4、锻炼使用VHDL语言面熟硬件的能力 5、熟悉Digilent Nexy3 FPGA开发板

二、 实验内容

用两种方法实现一个两位数据的2选1多路选择器 1、用Logisim软件设计2选1多路选择器并进行仿真

2、使用VHDL语言设计2选1多路选择器，并在ISE环境 下进行综合、仿真、调试，并下载到Digilent Nexy3 FPGA开发板进行验证

三、 实验过程

第一部分：用Logisim实现2选1多路选择器 Step 1：创建工程

2选1多路选择器的逻辑表达式：Z=（A* S）+

（B*S），由此可知一个2选1多路选择器

精品文档

精品文档 实验七 4选1多路选择器设计实验

一、实验目的

进一步熟悉QuartusII 的VHDL 文本设计流程、组合电路的设计仿真和测试。

二、实验原理

四选一多路选择器设计时，试分别用IF_THEN 语句、WHEN_ELSE 和CASE 语句的表达方式写出此电路的VHDL 程序，要求选择控制信号s1和s2的数据类型为STD_LOGIC;当s1=‘0’，s0=‘0’；s1=‘0’，s0=‘1’；s1=‘1’，s0=‘0’和s1=‘1’，s0=‘1’时，分别执行y<=a 、y<=b 、y<=c 、y<=d 。

三、程序设计

其示意框图如下：

其中输入数据端口为a 、b 、c 、d ，s1、s2为控制信号，Y 为输出。

令s0s1=“00”时，输出y=a ；

令s0s1=“01”时，输出y=b ；

令s0s1=“10”时，输出y=c ；

令s0s1=“11’ 时，输出y=d ；

a

输入 b 数据 c d

真值表如下：

精品文档

四、VHDL仿真实验

（1）用IF_THEN语句设计4选1多路选择器

1.建立文件夹D：\alteral\EDAzuoye\if_mux41,启动QuartusII软件工作平台，打开并建立新工程管理窗口，完

VHDL实验报告

学院: 理学院 专业： 电子信息科学与技术 班级：电科091 姓名 实验12.23 时间 实验 4选1多路选择器 项目 名称 1、通过4选1多路选择器的设计，熟悉ALTERA公司EDA设计工具软件实QuartusII 5.1的VHDL文本设计流程。 师 学号 指导教李良荣 成绩 实验组 验2、 熟悉文本输入及仿真步骤。掌握硬件描述语言和自顶向下的电子设计； 目3、掌握VHDL的基本语法和书写格式；掌握QUARTUS Ⅱ的使用和调试方法； 的 4、设计电路，实现电路的4选1多路选择器 选择 功能，并下载运行。 5、初步了解可编程器件设计的全过程。 选择器常用于数字信号的切换，四选一选择器可以用于4路信号的切换。四选一选择器有4个输入端input（0）-input（3）、2个信号控制端a,b实及一个信号输出端y。当a,b输入不同的选择信号时，就可以使input（0）验-input（3）中的一个输入信号与输出y端口接通。 原用拨码开关作四位数据及两位控制端的输入，LED作输出，通过拨码开理 关组成控制输入端s1和s0不同组合，观察LED与数据输入端a

用VHDL语言设计一个2选1多路选择器,并设计一个8位硬件加法器。

实验报告

课程名称：EDA技术实验 实验名称： 班级： 姓名： 指导老师评定： 签名：

一、实验目的

用VHDL设计一个2选1多路选择器,并设计一个8位硬件加法器。

二、实验仪器

计算机一台，U盘一个，Quartus Ⅱ软件

三、实验步骤

（一）2选1多路选择器的VHDL描述

1. 新建一个文件夹YHY，打开Quartus Ⅱ软件，选择菜单File→New，在弹出的New对话框中选择Device Design File页的原理图文件编辑器输入项VHDL File(如图一)，按OK按钮打开VHDL编辑器窗口。

2. 在VHDL编辑器窗口输入2选1多路选择器的VHDL描述：

ENTITY mux21a IS

PORT(a,b:IN BIT;

s:IN BIT;

y:OUT BIT);

END ENTITY mux21a;

ARCHITECTURE one OF mux21a IS

BEGIN

y<=a WHEN s='0' ELSE b;

实验二 4选1数据选择器的设计

实验学时：2学时 实验类型：设计 实验要求：必做

一、实验目的

通过实验让学生掌握组合逻辑电路的EDA原理图输入设计法，通过电路的仿真和硬件验证，让学生进一步了解4选1数据选择器的功能。 二、实验原理

数据选择器又叫“多路开关”。数据选择器在地址码（或叫选择控制）电位的控制下，从几个数据输入中选择一个并将其送到一个公共的输出端。数据选择器的功能类似一个多掷开关。数据选择器为目前逻辑设计中应用十分广泛的逻辑部件，它有2选1、4选1、8选1、16选1等类别。数据选择器的电路结构一般由于活门阵列而成，也有用传输门开关和门电路混合而成的。

图1 4选1数据选择器原理图

图1是一个4选1数据选择器，d3—d0是数据输入端，s1和s0是控制输入端，y是4选1数据输出端。

三、实验内容

设计并实现一个4选1数据选择器，要求根据原理图写出它的逻辑关系，并利用开发工具软件对其进行编译和仿真，最后通过实验开发系统对其进行硬件验证。

四、实验步骤

1）在Maxplus2的图形编辑方式下，从prim元件库中调出4选1数据选择器电路所需要的元件。并按照图1所示的原理电路，完成4选1数据选择器原理图的输入设计。

2）保存好原理图

实验二 4选1数据选择器的设计

实验学时：2学时 实验类型：设计 实验要求：必做

一、实验目的

通过实验让学生掌握组合逻辑电路的EDA原理图输入设计法，通过电路的仿真和硬件验证，让学生进一步了解4选1数据选择器的功能。 二、实验原理

数据选择器又叫“多路开关”。数据选择器在地址码（或叫选择控制）电位的控制下，从几个数据输入中选择一个并将其送到一个公共的输出端。数据选择器的功能类似一个多掷开关。数据选择器为目前逻辑设计中应用十分广泛的逻辑部件，它有2选1、4选1、8选1、16选1等类别。数据选择器的电路结构一般由于活门阵列而成，也有用传输门开关和门电路混合而成的。

图1 4选1数据选择器原理图

图1是一个4选1数据选择器，d3—d0是数据输入端，s1和s0是控制输入端，y是4选1数据输出端。

三、实验内容

设计并实现一个4选1数据选择器，要求根据原理图写出它的逻辑关系，并利用开发工具软件对其进行编译和仿真，最后通过实验开发系统对其进行硬件验证。

四、实验步骤

1）在Maxplus2的图形编辑方式下，从prim元件库中调出4选1数据选择器电路所需要的元件。并按照图1所示的原理电路，完成4选1数据选择器原理图的输入设计。

2）保存好原理图

数据选择器、译码器、全加器实验

一、实验目的

1、熟悉数据选择器的功能。

2、熟悉译码器的工作原理和使用方法。

3、设计应用译码器，进一步加深对它的理解。 4、学习用中规模集成电路的设计方法。 二、实验所用仪器和芯片 1、双4选1数据选择器 2、双2线-4线译码器

74LS153 1片 74LS139 2片

3、四两输入与非门 74LS00 1片 3、TEC-5(TDS-2)实验系统 1台 三、实验内容

1、用Quartus II设计一个4选1的数据选择器

4个输入端输入4组周期不同的信号，改变数据选择引脚的电平和使能端（低电平有效）的电平，产生四种不同的组合，观察每种组合下数据选择器的的输出信号情况； 2、用2线-4线译码器设计一个3线-8线译码器，框图如下：

D0A2A1A0GBAGBAY0Y1Y2Y3BAGY0Y1Y2Y3Y0Y1Y2Y3

3、用数据选择器（1片74LS153）设计实现一位全加器，实现电路并验证其正确性。

附74LS153和74LS139管脚图

输入

浙江万里学院实验报告

课程名称：电子技术基础 实验名称：数据选择器实验 专业班级：信息工程131姓名:大帅哥 一、实验目的

1.熟悉74LS153型数据选择器的逻辑功能； 2.了解74LS153的应用。 二、实验设备及器件 1.TD-DS实验箱

2.74LS02 2 输入端或非门 1 片 3.74LS04 六反相器1 片

4.74LS153 双四选一数据选择器1片 三、内容

1. 74LS153逻辑功能测试

成绩：__________ 教师：__________

S 1 0 0 0 0 A1 X 0 0 1 1 A0 X 0 1 0 1 Y 0 D11 D11 D12 D13 2.选择器的级联

(其他图类似，所以就省略)

3用数据选择器实现逻辑函数

74LS153有2位地址输入，能产生任何形式的三变量以下的逻辑函数。使用4选1数据选择器产生三变量逻辑函数：

S A1 A0 Y 0 1 0 0 1 0 1 1 0 0 1 0 1 1 0 1 0 0 0 1 0 1 1 1 D10 D20 D11 D12 D21 D13 D22 D23 数据选择器的输出就是所要求的逻辑函数Z。按下图所示接线并验证。

(其他图

类似，所以省略) A