cadence瞬态仿真设置参数

下面是cadence里面设置calibre仿真的一些简单介绍，自己最近也在学习，现在告一段落，整理分享给大家。有需要的可以看看。疏漏不对之处还请见谅，欢迎互相讨论。

Calibre DRC设置：

Rules：

DRC rules file加入规则文件

DRC run directory选择自己建的文件夹。

OK.Run DRC

LVS设置：

Rules：

LVS rules file加入规则文件

LVS run directory选择自己建的文件夹。最好再新建一个存放

Inputs：

勾选hierarchical和layout vs netlist

layout和netlists下面的export from viewer全都勾选

OK.Run LVS

上面两个验证如果出现错误，就对照着列出来的错误仔细修改至通过。

PEX（提参）设置：

Rules：

PEX rules file加入规则文件

PEX run directory选择自己建的文件夹。最好再新建一个存放 Inputs：

layout和netlists下面的export from viewer全都勾选。类似LVS那样 Outputs：

Netlists里面的format选择

开始仿真板的准备工作模型的转换和加载提取网络拓扑结构前仿真（布局和布线前的仿真，目的为布局和布线作准备，主要在SQ signal explorer expert中进行）布局布线后仿真多板仿真结束

第一章 进行SI仿真的PCB板图的准备

仿真前的准备工作主要包括以下几点： 1、仿真板的准备 ● 原理图设计； ● PCB封装设计；

● PCB板外型边框（Outline）设计，PCB板禁止布线区划分（Keepouts）；

● 输出网表（如果是用CADENCE的Concept HDL设计的原理图，可将网表直接Expot到BRD文件中；如果是用PowerPCB设计的板图，转换到allegro中的板图，其操作见附录一的说明）；

● 器件预布局（Placement）：将其中的关键器件进行合理的预布局，主要涉及相对距离、抗干扰、散热、高频电路与低频电路、数字电路与模拟电路等方面；

● PCB板布线分区（Rooms）：主要用来区分高频电路与低频电路、数字电路与模拟电路以及相对独立的电路。元器件的布局以及电源和地线的处理将直接影响到电路性能和电磁兼容性能；

2、器件模型的准备

● 收集器件的IBIS模型（网上下载、向代理申请、修改同类型器件的IBIS模型等） ●

Cadence SPECCTRAQuest 仿真步骤

[摘要] 本文介绍了Cadence SPECCTRAQuest在高速数字电路的PCB设计中采用的基于信号完整性分析的设计方法的全过程。从信号完整性仿真前的环境参数的设置，到对所有的高速数字信号赋予PCB板级的信号传输模型，再到通过对信号完整性的计算分析找到设计的解空间，这就是高速数字电路PCB板级设计的基础。

[关键词] 板级电路仿真 I/O Buffer Information Specification（IBIS）

1 引言

电路板级仿真对于今天大多数的PCB板级设计而言已不再是一种选择而是必然之路。在相当长的一段时间，由于PCB仿真软件使用复杂、缺乏必需的仿真模型、PCB仿真软件成本偏高等原因导致仿真在电路板级设计中没有得到普及。随着集成电路的工作速度不断提高，电路的复杂性不断增加之后，多层板和高密度电路板的出现等等都对PCB板级设计提出了更新更高的要求。尤其是半导体技术的飞速发展，数字器件复杂度越来越高，门电路的规模达到成千上万甚至上百万，现在一个芯片可以完成过去整个电路板的功能，从而使相同的PCB上可以容纳更多的功能。PCB已不仅仅是支撑电子元器件的平台，而变

射频瞬态仿真器

RF瞬态/卷积仿真

当信号和信号所包含的波形被复杂信号调制时，此仿真器用来解决与此相关的电路仿真问题。这类信号是现代RF通信系统中信号的基本类型。

传统的仿真解决方法是基于SPICE或类似SPICE的时域运算法则。瞬态和卷积仿真器在操作中属于类似SPICE类型。它们求解一系列微积分方程，这些方程描述了电流和电压与时间的依赖关系。所以，它是关于时间和扫描变量的非线性分析。这类仿真方法是假设输入激励是任意的基带信号，所以，求解结果v(t) 也必须被假设是基带信号。这意味着任何高频载波必须用基带信号来描述。因此必须用更比谐波频率更高的频率抽样。例如，假设带有3次谐波的5GHz信号，为了满足基本的Nyquist标准，抽样频率必须高于30GHz，为了使运算具有合理的精度，采用100GHz的抽样频率比较有实际价值。现在，假设载波被100KHz的符号速率调制，我们希望对500个电路符号仿真。并且，我们希望5ms的总仿真时间，然而，高载波频率要求时间步长至少是10ps或更小。这意味着电路仿真器必须求解超过500百万个时间点上的电路方程并输出结果。

瞬态分析特征：

? 在时域中分析低频和高频，线性和非线性大规模电路。 ? 检验像振荡器中启动时间

工具介绍使用

Cadence仿真工具的介绍

更新日期：2010.05

深圳市共进电子有限公司

工具介绍使用

培训目的介绍Cadence仿真工具的使用， 以便帮助大家更好的利用设计工 具来提升设计效率

学习重点1、调用并运行设置向导 2、仿真参数设置 3、提取和建立拓朴进行仿真

培训对象Layout工程师，

4、设置约束及赋予PCB

培训讲师 培训课时

王达国

4小时

深圳市共进电子有限公司

工具介绍使用

摘要 1,调用并运行设置向导 ：PCB叠层信息、 DC 电压设置 、器件类属性 、仿真模型分 配 、正确的PINUSE属性 ； 2,提取和建立拓朴进行仿真 ； 3,设置约束及赋予PCB ;

深圳市共进电子有限公司

工具介绍使用

调用并运行设置向导1,通过菜单Tools\Setup Advisor命令打开Database Setup Advisor 窗口，如

下图所示：

深圳市共进电子有限公司

工具介绍使用

调用并运行设置向导2,编辑叠层参数和线宽以适应信号线阻抗 :

深圳市共进电子有限公司

工具介绍使用

调用并运行设置向导3,输入DC网络电平:

深圳市共进电子有限公司

工具介绍使用

调用并运行设置向导4,分立器件和插座器件的位号归类设置 ：

深圳市共进电子有限公司

工具介绍使

Cadence_SPB16.2入门教程——PCB布线

看了之后对于一个需要画DDR2的新手实在帮助良多，可能更多的人需要，所以分享在这里 PCB布线

4.1 PCB层叠结构

层叠结构是一个非常重要的问题，不可忽视，一般选择层叠结构考虑以下原则： ·元件面下面（第二层）为地平面，提供器件屏蔽层以及为顶层布线提供参考平面； ·所有信号层尽可能与地平面相邻； ·尽量避免两信号层直接相邻； ·主电源尽可能与其对应地相邻； ·兼顾层压结构对称。

对于母板的层排布，现有母板很难控制平行长距离布线，对于板级工作频率在 50MHZ以上的（50MHZ以下的情况可参照，适当放宽），建议排布原则： ·元件面、焊接面为完整的地平面（屏蔽）； ·无相邻平行布线层；

·所有信号层尽可能与地平面相邻； ·关键信号与地层相邻，不跨分割区。

基于以上原则，对于一个四层板，优先考虑的层叠结构应该是： ·S ←信号 ·G ←地平面 ·P ←电源层 ·S ←信号

对于一个六层板，最优的层叠结构是： ·S1 ←信号 ·G1

电路模拟实验专题

实验文档

一、简介

本实验专题基于SPICE（Simulation Program With Integrated Circuit）仿真模拟，讲授电路模拟的方法和spice仿真工具的使用。

SPICE仿真器有很多版本，比如商用的PSPICE、HSPICE、SPECTRE、ELDO，免费版本的WinSPICE，Spice OPUS等等，其中HSPICE和SPECTRE功能更为强大，在集成电路设计中使用得更为广泛。因此本实验专题以HSPICE和SPECTRE作为主要的仿真工具，进行电路模拟方法和技巧的训练。

参加本实验专题的人员应具备集成电路设计基础、器件模型等相关知识。

二、Spice基本知识 (2)

无论哪种spice仿真器，使用的spice语法或语句是一致的或相似的，差别只是在于形式上的不同而已，基本的原理和框架是一致的。因此这里简单介绍一下spice的基本框架，详细的spice语法可参照相关的spice教材或相应仿真器的说明文档。

首先看一个简单的例子，采用spice模拟MOS管的输出特性，对一个NMOS管进行输入输出特性直流扫描。VGS从1V变化到3V，步长为0.5V；VDS从0V变化到5V，步长为0.2V；输出以V

Lab 1 Cadence系统环境设置与基本操作

1. 实验目的

熟悉Cadence系统环境 了解CIW窗口的功能 掌握基本操作方法

2. 实验原理

系统启动

① 前端启动命令： ② 版图工具启动命令 ③ 系统级启动命令 CIW窗口

CIW窗口如图1.1所示。

图1.1 CIW窗口

CIW窗口按功能可分为主菜单、信息窗口以及命令行。

信息窗口：给出一些系统信息（如出错信息，程序运行情况等），故而CIW窗口具有实时监控功能。

命令行：通过输入由SKILL语言编写的某些特定命令，可用于辅助设计。 菜单栏有File、Tool、Options、Technology File等选项（不同模块下内容不同），以下为一些常用菜单： 2.2.1 File菜单

Library（库）的地位相当于文件夹，它用来存放一整个设计的所有数据，其中包括单元（cell）以及单元（cell）中的多种视图（view）。

Cell（单元）可以是一个简单的单元，比如一个二与非门，也可以是比较复杂的单元（由多层symbol搭建而成）。

View则包含多种类型，常用的有schematic、symbol、layout、extracted等，各自代表的意思在以后实验中将会提到。

New菜

Lab 1 Cadence系统环境设置与基本操作

1. 实验目的

熟悉Cadence系统环境 了解CIW窗口的功能 掌握基本操作方法

2. 实验原理

系统启动

① 前端启动命令： ② 版图工具启动命令 ③ 系统级启动命令 CIW窗口

CIW窗口如图1.1所示。

图1.1 CIW窗口

CIW窗口按功能可分为主菜单、信息窗口以及命令行。

信息窗口：给出一些系统信息（如出错信息，程序运行情况等），故而CIW窗口具有实时监控功能。

命令行：通过输入由SKILL语言编写的某些特定命令，可用于辅助设计。 菜单栏有File、Tool、Options、Technology File等选项（不同模块下内容不同），以下为一些常用菜单： 2.2.1 File菜单

Library（库）的地位相当于文件夹，它用来存放一整个设计的所有数据，其中包括单元（cell）以及单元（cell）中的多种视图（view）。

Cell（单元）可以是一个简单的单元，比如一个二与非门，也可以是比较复杂的单元（由多层symbol搭建而成）。

View则包含多种类型，常用的有schematic、symbol、layout、extracted等，各自代表的意思在以后实验中将会提到。

New菜

1.1.1 水平力与整体坐标夹角(度)

规范规定:《抗震规范》5.1.1条和《高规》3.3.2条规定，“一般情况下，应允许在建筑结构的两个主轴方向分别计算水平地震作用并进形抗震验算”。

程序实现：该参数为地震作用力方向或风荷载作用方向与结构整体坐标的夹角，逆时针方向为正，如地震沿着不同方向作用，结构地震反映的大小一般也不相同，那么必然存在某个角度使得结构地震反应最为剧烈，这个方向称为最不利地震作用方向，从严格意义上讲，规范中所讲的主轴是指地震沿该轴方向作用时，结构只发生沿该轴方向的侧移而不发生扭转位移的轴线，当结构不规则时，地震作用的主轴方向就不一定时0°或90° ，如最大地震力方向与主轴夹角较大时，可以输入该角度考虑最不利作用方向的影响。

操作要点：由于设计人员事先很难估算结构最不利地震作用方向，因此可以先取初始值0° ，SATWE计算后在计算书WZQ.OUT中输出结构最不利方向角，如果这个角度与主轴夹角大于±15°，应将该角度重新计算，以考虑最不利地震作用方向的影响。 注意事项：（1）为避免填入该角度后图形旋转带来的不便，也可以将最不利地震作用方向在多方向水平地震参数中输入。

（2）本参数不是规范要求的，供设计人员选用。

（3）本参数也可