eda与verilogHDL第6版答案

一、填空题（10分,每小题1分）

1. 用EDA技术进行电子系统设计的目标是最终完成 的设计与实

现。

2. 可编程器件分为 和 。

3. 随着EDA技术的不断完善与成熟， 的设计方法更多的被应用于Verilog HDL设计当中。

4. 目前国际上较大的PLD器件制造公司有 和 公司。

5. 完整的条件语句将产生 电路，不完整的条件语句将产生 电

路。

6. 阻塞性赋值符号为 ，非阻塞性赋值符号

为 。

二、选择题 (10分，每小题2分)

1. 大规模可编程器件主要有 FPGA、CPLD两类，下列对FPGA结构与工作原理的描

述中，正确的是 。

A．FPGA全称为复杂可编程逻辑器件； B．FPGA是基于乘积项结构的可编程逻辑器件；

C．基于SRAM的FPGA器件，在每次上电后必须进行一次配置； D．在Altera公司生产的器

VerilogHDL硬件描述语言复习

一、

1. Verilog HDL 是在哪一年首次被I E E E标准化的？ 答：Verilog HDL是在1995年首次被IEEE标准化的。 2. Verilog HDL支持哪三种基本描述方式？

答：Verilog HDL可采用三种不同方式或混合方式对设计建模。这些方式包括：行为描述方式—使用过程化结

构建模；数据流方式—使用连续赋值语句方式建模；结构化方式—使用门和模块实例语句描述建模

3. Verilog HDL 是由哪个公司最先开发的？

答：Verilog HDL是由Gateway Design Automation公司最先开发的 4. Verilog HDL中的两类主要数据类型什么？

答：线网数据类型和寄存器数据类型。线网类型表示构件间的物理连线，抽象的数据存储元件。 5. U D P代表什么？

答：UDP代表用户定义原语

6. 写出两个开关级基本门的名称。 答：pmos nmos

7. 写出两个基本逻辑门的名称。 答：and or

8. 在数据流描述方式中使用什么语句描述一个设计？

指数与指数函数

1.n次方根

(1)n次方根的定义：一般地，如果xn＝a，那么x叫做a的n次方根，其中n＞1，且n∈N*. (2)n次方根的性质

①当n为奇数时，正数的n次方根是一个正数，负数的n次方根是一个负数，这时，a的nn次方根用符号a表示．

②当n是偶数时，正数的n次方根有两个，这两个数互为相反数．这时正数a的正的n次方nn根用符号a表示，负的n次方根用符号－a表示．正的n次方根与负的n次方根可合并写n

成±a(a＞0)．

n③0的任何次方根都是0，记作0＝0. ④负数没有偶次方根. 2．根式

n(1)式子a叫做根式，这里n叫做根指数，a叫做被开方数．

nnn(2)式子an对任意a∈R都有意义，当n为奇数时，an＝a，当n为偶数时，an＝|a|＝

??a ?a≥0?，? ?－a ?a＜0?.?

3．分数指数幂

n(1)规定正数的正分数指数幂的意义是：a＝am(a＞0，m，n∈N*，且n＞1)．

mn1m

(2)规定正数的负分数指数幂的意义是：a－＝m (a＞0，m，n∈N*, 且n＞1)．

n

an(3)0的正分数指数幂等于0,0的负分数指数幂没有意义． 4．有理数指数幂的运算性质 (1)aras＝ars(a＞0，r，s∈Q)；

＋

(2)

EDA 技术与应用 实验指导书 习题参考答案

邹红文

2015. 11

目 录

实验一 QUARTUS II 软件入门 ........................................................................................ 1 实验二 VHDL数字频率计 ............................................................................................. 11 实验三 DDS信号发生器 ............................................................................................... 15 实验四 运算器 ................................................................................................................ 21 实验五 微控制器（1） ....

eda技术与vhdl设计答案

【篇一：eda技术与vhdl复习练习题】

/p> 一、填空题

1、pld的中文含义是：________。 2、asic的中文含义是：________。

3、“与－或”结构的可编程逻辑器件主要由四部分构成：________、________、____________和____________。

4、可编程逻辑器件结构图中一般用“x”表示此编程单元为________。 6、可编程逻辑器件结构图中无任何标记表示此编程单元为________。

7、可编程逻辑器件按规模的大小一般分为________和_________。 8、低密度可编程逻辑器件的主要有________和_________。 9、gal器件________取代全部pal器件。 10、pal器件只能________次编程。 11、gal器件能________次编程。

12、gal器件________取代ttl器件。 13、gal器件采用________擦除。

14、pal和gal器件________在系统编程。 15、pal和gal器件需要使用________编程。 二、选择题

1、可编程逻辑器件pld的基本结构形式是_______: a

大规模数字逻辑

题目： 流水灯控制

专 业 电子信息科学与技术 班 级 学 号 学生姓名 设计时间 教师评分

2013年 12 月 10 日

目 录

一、概述 ................................................. 1 二、设计目的 ............................................. 1 三、设计内容 ............................................. 1 四、设计原理图 ........................................... 1 五、引脚分配情况 ......................................... 2 六、源程序代码 ........

四位全加器的VHDL/VerilogHDL实现

加法器的分类 （一）半加器 能对两个1位二进制数进行相加而求得和及进位的逻辑电路称为半加器。或：只考虑两个一位二进制数的相加，而不考虑来自低位进位数的运算电路，称为半加器。图1为半加器的方框图。图2为半加器原理图。其中：A、B分别为被加数与加数，作为电路的输入端；S为两数相加产生的本位和，它和两数相加产生的向高位的进位C一起作为电路的输出。 根据二进制数相加的原则，得到半加器的真值表如表1所列。 信号输入 A 0 0 1 1 B 0 1 0 1 信号输出 S 0 1 1 0 C 0 0 0 1 表1 半加器的真值表 由真值表可分别写出和数S，进位数C的逻辑函数表达式为： （1） C=AB （2） 由此可见，式(1)是一个异或逻辑关系，可用一个异或门来实现；式(2)可用一个与门实现。仿真结果如图3所示： 图3 半加器仿真图 （二）全加器 除本位两个数相加外，还要加上从低位来的进位数，称为全加器。图4为全加器的方

一、判断题

1．数组中所有元素的数据类型不一定相同。

2．可以在程序中使用ReDim语句来改变动态数组的大小、维数和类型。 3．数组的下界一定是0。

4．定义数组时，其下界只能为正整数。

5．可以在通用的声明部分使用Option Base -1语句把数组下标下界的默认值设为-1。 6．在VB中，用Dim定义数组时，数组元素将自动赋初值为0。 二、选择题

1．定义数组A（1 To 5，5）后，下列哪一个数组元素不存在 。

A．A（1，1） B．A（1，0） C．A（0，1） D．（5，5）

2．在过程中定义Dim A（1 To 10，3 ）As Single，则数组占用 字节的内存空间。

A．132 B．80 C．160 D．120

3．下列关于数组的说法正确的是 。

A．在VB中，一个数组中所包含的元素只能是相同类型的数据 B．在VB中，数组只能在模块中定义，不能在过程中定义模块 C．同普通变量一样，数组也可以不定义，先使用

D．在定义数组时，数组的每一维元素的个数必须是常数，不能是变量或表达式 4．使用语句Dim A() As Integer声明数组A之后，以下说法正确的是

级号名 班学姓 密 内答 线得题 封不

学年第一学期期末考试试卷（闭卷）

年级 2010 专业 信息处理与交换 （本）课程名称 EDA技术基础

教师出题时请勿超出边界虚线；

2、学生答题前将密封线外的内容填写清楚，答题不得超出密封线； 3、答题请用蓝、黑钢笔或圆珠笔。

一、单项选择题（30分） 1．以下描述错误的是 C

A．QuartusII是Altera提供的FPGA/CPLD集成开发环境 B．Altera是世界上最大的可编程逻辑器件供应商之一

C．MAX+plusII是Altera前一代FPGA/CPLD集成开发环境QuartusII的更新换代新产品

D．QuartusII完全支持VHDL、Verilog的设计流程

2．以下工具中属于FPGA/CPLD开发工具中的专用综合器的是 B

A．ModelSim B．Leonardo Spectrum C．Active HDL D．QuartusII 3．以下器件中属于Xilinx 公司生产的是 C

A．ispLSI系列器件

级号名 班学姓 密 内答 线得题 封不

学年第一学期期末考试试卷（闭卷）

年级 2010 专业 信息处理与交换 （本）课程名称 EDA技术基础

教师出题时请勿超出边界虚线；

2、学生答题前将密封线外的内容填写清楚，答题不得超出密封线； 3、答题请用蓝、黑钢笔或圆珠笔。

一、单项选择题（30分） 1．以下描述错误的是 C

A．QuartusII是Altera提供的FPGA/CPLD集成开发环境 B．Altera是世界上最大的可编程逻辑器件供应商之一

C．MAX+plusII是Altera前一代FPGA/CPLD集成开发环境QuartusII的更新换代新产品

D．QuartusII完全支持VHDL、Verilog的设计流程

2．以下工具中属于FPGA/CPLD开发工具中的专用综合器的是 B

A．ModelSim B．Leonardo Spectrum C．Active HDL D．QuartusII 3．以下器件中属于Xilinx 公司生产的是 C

A．ispLSI系列器件