蜂考数电答案

数字电子技术基础习题解答

习 题1

题1.1 数字信号的波形如图题1.1.1图所示，若波形的高，低电平用正逻辑赋值。试用二进制数序列表示该脉冲波形（每一时间段用一位二进制数表示）。

2 7 8 1 3 4 5 6

图P 1.1波形图

解：从时间段1~8的数字序列为:10011011。

题1.2 若用正逻辑赋值。高电平等于3伏，低电平等于0.3伏，将下述二进制数序列用脉冲波形表示（一位二进制数用每一相等的时间段表示）。

（a） 110110101 （b） 1011001 （c） 10101011 （d） 10001110 解：对于各个数字序列，用脉冲波形表示如图1.1(a)、(b)、(c)、(d)所示。

3V

0.3V

0V 2 7 8 9 1 3 4 5 6

图1.1（a）波形图

3V

7 0.3V

0V 3V 0.3V 0V 3V

1 2 3 4 5 6 图1.1（b）波形图

1 2 3 4 5 6 7 8 图1.1（c）波形图

1 2 3 4 5 6 7 8 0.3V 0V 图1.1（d）波形图

题1.3 有一脉冲信号，脉冲信号的高电平维持时间为0.1μS,低电平维持

数字电子技术基础习题解答

习 题1

题1.1 数字信号的波形如图题1.1.1图所示，若波形的高，低电平用正逻辑赋值。试用二进制数序列表示该脉冲波形（每一时间段用一位二进制数表示）。

2 7 8 1 3 4 5 6

图P 1.1波形图

解：从时间段1~8的数字序列为:10011011。

题1.2 若用正逻辑赋值。高电平等于3伏，低电平等于0.3伏，将下述二进制数序列用脉冲波形表示（一位二进制数用每一相等的时间段表示）。

（a） 110110101 （b） 1011001 （c） 10101011 （d） 10001110 解：对于各个数字序列，用脉冲波形表示如图1.1(a)、(b)、(c)、(d)所示。

3V

0.3V

0V 2 7 8 9 1 3 4 5 6

图1.1（a）波形图

3V

7 0.3V

0V 3V 0.3V 0V 3V

1 2 3 4 5 6 图1.1（b）波形图

1 2 3 4 5 6 7 8 图1.1（c）波形图

1 2 3 4 5 6 7 8 0.3V 0V 图1.1（d）波形图

题1.3 有一脉冲信号，脉冲信号的高电平维持时间为0.1μS,低电平维持

第一章 课后习题详解

1. 把下例二进制数转换成十进制 （1） 1100 0101

解 19721212121 0 2 6 7

2 11000101 ＝ ＝ ） （ ×+×+×+× （2） 101101 解 0 2 6 7 2

21212121 11000101 ×+×+×+× ＝ ） （ （3）0.01101

解 4375.0212121 5 3 2 2 01101.0 ＝ ＝ ）（ ? ? ? ×+×+×

（4）1010101.0011

1875.85212121212121 4 3 0 2 4 6 2 0011.1010101 ＝ ＝ ） （ ? ? ×+×+×+×+×+× （5）101001.10010

5625.412121212121 4 1 0 3 5

2 10010.101001 ＝ ＝ ） （ ? ? ×+×+×+×+×

2.把下列十进制数转换成二进制数 （1）51 51 2 1 1 0 0 1 1 0 1 3 6 12 25 2 2 2 2 2

（2）136

4 2 2 2 2 2 68 34 176 8 1

1.2.5将下列十六进制数转化为二进制数： （1）

(23F.45)H=(0010

0011 1100.0100 0101)D

1.3.1写出下列二进制数的原码、补码和反码： （1） (?10110)B 原码：10110 补码：10110 反码：10110 （2） (?1110)B

A原 =11110 A反=10001 A补=10010 1.4.1将下列十进制数转换为8421BCD码： （1）43=（0100 0011）BCD

（2）254.25=（0010 0101 0100.0010 0101）BCD 1.6.1 在图题1.6.1中，已知输入信号A、B的波形，画出各门电路输出L的波形

2.1.1用真值表证明下列恒等式： （A+B）(A+C)=A+BC

A 0 0 0 0 1 1 1 1

B 0 0 1 1 0 0 1 1

C 0 1 0 1 0 1 0 1

A+B 0 0 1 1 1 1 1 1

A+C 0 1 0 1 1 1 1 1

BC 0 0 0 1 0 0 0 1

(A+B)(A+C) A+BC 0 0 0 1 1 1 1 1

0 0 0 1 1 1 1 1

2.1.4

第1章

自测题

1. 100011.11 00110101.01110101 11110.01 1E.4 2. 4 3. 2n 4. 逻辑代数 卡诺图

5.F?AB(C?D) F??AB(C?D) 6.F?A?B(C?D)(B?C) 7. 代数法 卡诺图 8. 1 判断1. √ 2.√ 3. × 选择1.B 2.C 3.C 1.4 F1?A⊙B F2?AB F3?A?B 1.5

1.6 L?C 1.7 Y?BC?ABC?AB 习题 1.1

A B 0 0 0 1 1 0 1 1 当A2A1A0?000,A7到A3有1个不为0时，就可以被十进制8整除 (a)L?AB?BC?AC（b）L?AB?AB (c)S?A?B?C C0?AB?BC?AC

1.4 (1) F1?(C?D（ F1?(C?D)(A?B) )A?B）(2) F2?(A?B（ F2?(A?B)(A?B) )A?B）(3) F3?ABCDE F3?ABCDE

(4) F4?(A?E（)C?AB）(A?D) F4?(A?E)(AB?C

1.2.5将下列十六进制数转化为二进制数： （1）

(23F.45)H=(0010

0011 1100.0100 0101)D

1.3.1写出下列二进制数的原码、补码和反码： （1） (?10110)B 原码：10110 补码：10110 反码：10110 （2） (?1110)B

A原 =11110 A反=10001 A补=10010 1.4.1将下列十进制数转换为8421BCD码： （1）43=（0100 0011）BCD

（2）254.25=（0010 0101 0100.0010 0101）BCD 1.6.1 在图题1.6.1中，已知输入信号A、B的波形，画出各门电路输出L的波形

2.1.1用真值表证明下列恒等式： （A+B）(A+C)=A+BC

A 0 0 0 0 1 1 1 1

B 0 0 1 1 0 0 1 1

C 0 1 0 1 0 1 0 1

A+B 0 0 1 1 1 1 1 1

A+C 0 1 0 1 1 1 1 1

BC 0 0 0 1 0 0 0 1

(A+B)(A+C) A+BC 0 0 0 1 1 1 1 1

0 0 0 1 1 1 1 1

2.1.4

试 卷 答 案

宁波大学 2011 / 2012 学年 第 一 学期考试卷（B）

课号： 101G03H 课名： 数字电子技术

一、简答题（共30分）

1、将二进制数 (11.001)2转换为等值的十六进制数。（3分） 答：(11.001)2=(3.2)16 （3分）

2、将函数式Y?LM?MN?NL化为最小项之和的形式。（3分） 答：

Y=LM+MN+NL????LMN+LMN+LMN+LMN+LMN+LMN（3分）

3、试分析图示CMOS逻辑门电路，写出Y的逻辑表达式。（3分）

答：Y=A+B=AB（3分）

4、CPLD与FPGA中，哪种断电后配置数据丢失？哪种采用查找表结构？哪种

具有加密性？（3分）

答： FPGA断电后，器件中的配置数据自动丢失

FPGA采用基于SRAM工艺的查表结构 CPLD具有加密性能，而FPGA不可加密 （每点1分）

5、下图是一个数模转换器（DAC），它的转换误差主要有比例系数误差、漂移误

差、非线性误差。试说明这三类转换误差的产生原因。（3分）

答：①比例系数误差：主要是由基准电压VREF和运算放大器增益不稳定

1.2.5将下列十六进制数转化为二进制数： （1）

(23F.45)H=(0010

0011 1100.0100 0101)D

1.3.1写出下列二进制数的原码、补码和反码： （1） (?10110)B 原码：10110 补码：10110 反码：10110 （2） (?1110)B

A原 =11110 A反=10001 A补=10010 1.4.1将下列十进制数转换为8421BCD码： （1）43=（0100 0011）BCD

（2）254.25=（0010 0101 0100.0010 0101）BCD 1.6.1 在图题1.6.1中，已知输入信号A、B的波形，画出各门电路输出L的波形

2.1.1用真值表证明下列恒等式： （A+B）(A+C)=A+BC

A 0 0 0 0 1 1 1 1

B 0 0 1 1 0 0 1 1

C 0 1 0 1 0 1 0 1

A+B 0 0 1 1 1 1 1 1

A+C 0 1 0 1 1 1 1 1

BC 0 0 0 1 0 0 0 1

(A+B)(A+C) A+BC 0 0 0 1 1 1 1 1

0 0 0 1 1 1 1 1

2.1.4

一、时序逻辑电路与组合逻辑电路不同，其电路由 组合逻辑电路 和 存储电路（触发器）

两部分组成。

二、描述同步时序电路有三组方程，分别是 驱动方程 、状态方程 和 输出方程 。

三、时序逻辑电路根据触发器的动作特点不同可分为 同步时序逻辑电路 和 异步时序逻辑电

路 两大类。

四、试分析图T7.5时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的

状态转换图和时序图。

解：驱动方程：

J0?K0?1J1?K1?Q0 状态方程：

Q0n?1?Q0Qn?11?Q1Q0?Q1Q0 输出方程：Y?Q1Q0

状态图：功能：同步三进制计数器

五、试用触发器和门电路设计一个同步五进制计数器。 解：采用3个D触发器，用状态000到100构成五进制计数器。

（1）状态转换图

1

（2）状态真值表

现 态 状态转 换顺序 S0 S1 S2 S3 S4 （3）求状态方程

次态 n?1n?1 Q2Q1n?1Q0进位输出 Q2 Q1 Q0 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 Y0 0 0 0 1 0 0 1 0 1 0 0

1、3线–8线译码器分析

【习题4.12】分析图P4–5所示电路，写出F1、F2、F3的函数表达式。

图P4–5

（1）3线–8线译码器特性：

Y0?m0?A2A1A0Y1?m1?A2A1A0Y2?m2?A2A1A0Y3?m3?A2A1A0

Y4?m4?A2A1A0Y5?m5?A2A1A0Y6?m6?A2A1A0Y7?m7?A2A1A0

（2）利用3线–8线译码器特性写函数表达式：

F1?Y1?Y4?Y7?m1?m4?m7?m1?m4?m7?D?C?B?A?DCB?A?DCBA2、3线–8线译码器设计

【例4–9】用译码器实现一组多输出函数

?F1?AB?BC?AC??F2?AB?BC?ABC ??F3?AC?BC?AC（1）将输出函数写成最小项表达式，并进行变换：

F1?AB?BC?AC?AB(C?C)?(A?A)BC?A(B?B)C?ABC?ABC?ABC?ABC?m1?m4?m5?m7?m1?m4?m5?m7?Y1?Y4?Y5?Y7

（2）画实现电路：

3、触发器电路状态转移方程 【习题5.10】

（1）J?AQ1?AQ1?A

nnK?BQ1n?BQ1n?B

Q1n?1?JQ1n?KQ1n?[AQ1n?BQ1n]?[CP?]

（2）D