数电题库讲解

一、 *填空题

第一章

1. 与（38）10等值的二进制数是 ，等值8421BCD码是 。 2. 无符号二进制数100111的等值十进制数是 ，等值八进制数

是 。

3. 十进制数（34.5）10=( )2=( )16

4. （47.25）D =（ ）B =（ ）H=（ ）O。 5. (39.75 )10=（ ）2=( )8=( )16 6. 十进制数 98 的 8421BCD 码为 。 7. A?0? ，A?1? 。

8. 2016个1异或起来的结果是 。

9. 将2005个“1”异或起来得到的结果是 。

10. 逻辑代数中的“0”和“1”并不表示数量的大小，而是表示两种相互对立

的 。

第二章

1．逻辑代数的三个重要规则是 、 、 。 2.逻辑函数F=AB?A?B?C?CD，由反演规则可写出其

1、 当TTL电路驱动COMS电路时，如果TTL电路输出的高电平低于COMS电路的最低高电平（一般为

3.5V），这时就需要在TTL的输出端接上拉电阻，以提高输出高电平的值。

2、OC门电路必须加上拉电阻，以提高输出的搞电平值。

3、为加大输出引脚的驱动能力，有的单片机管脚上也常使用上拉电阻。

4、在COMS芯片上，为了防止静电造成损坏，不用的管脚不能悬空，一般接上拉电阻产生降低输入阻抗，提供泄荷通路。

5、芯片的管脚加上拉电阻来提高输出电平，从而提高芯片输入信号的噪声容限增强抗干扰能力。

6、提高总线的抗电磁干扰能力。管脚悬空就比较容易接受外界的电磁干扰。

7、长线传输中电阻不匹配容易引起反射波干扰，加上下拉电阻是电阻匹配，有效的抑制反射波干扰。

上拉电阻阻值的选择原则包括:

1、从节约功耗及芯片的灌电流能力考虑应当足够大；电阻大，电流小。

2、从确保足够的驱动电流考虑应当足够小；电阻小，电流大。

3、对于高速电路，过大的上拉电阻可能边沿变平缓。综合考虑

以上三点,通常在1k到10k之间选取。对下拉电阻也有类似道理

//OC门电路必须加上拉电阻，以提高输出的搞电平值。

OC门电路要输出“1”时才需要加上拉电阻 不加

一．实验目的

1.熟悉晶体管整流电路。

2.了解单相桥式整流滤波电路工作原理及各元器件所起的作用。

3.测试单相桥式整流、滤波、稳压电路各部分的输入和输出数值及波形。 4.掌握三端集成稳压器的应用电路。

二．设计内容

1）单相全波整流电路的测试

按如图所示的原理图接好电路，函数发生器产生幅值为9v，频率为1k赫兹的正弦波。单击仿真键进行仿真。用示波器观测单相全波整流时整流电路的输出波形，并用万用表的直流电压档测量出电压。记录表中。

单相全波整流电路原理图

其输出电压平均值的理论值为

Vo= VL=1/π∫√2vsinwtd(wt)=1/π∫√2vsin（2πft）*fdt=8.1v

2）整流滤波电路测试

按如图所示的原理图接好电路，函数发生器产生幅值为9v，频率为1k赫兹的正弦波。单击仿真键进行仿真。用示波器观测整流滤波电路的输出波形，并用万用表的直流电压档测量出电压。记录表中。

整流滤波电路测试原理图

电路中增加一个电容起到了滤波的作用。实验中为了得到比较平值的输出直流电压，C应该取得大一些，一般在几十微法到几千微法，而且要求RL也应取得大一些。一般要求

RLC>=（3—5）T/2

T为交流电源电压的周期‘

3）三端集成稳

实验一 门电路

一、实验目的

1. 掌握常见TTL集成门电路逻辑功能。 2. 掌握各种门电路的逻辑符号。

3. 了解集成电路的外引线排列及其使用方法。

二、实验原理

集成逻辑门电路是最简单、最基本的数字集成元件。任何复杂的组合电路和时序电路都可用逻辑门通过适当的组合连接而成。目前已有门类齐全的集成门电路，例如“与门”，“或门”，“非门”，“与非门”等。虽然，中、大规模集成电路相继问世，但组成某一系统时，仍少不了各种门电路。因此，掌握逻辑门的工作原理，熟练、灵活地使用逻辑门是数字技术工作者所必备的基本功之一。

TTL门电路

TTL集成电路由于工作速度高、输出幅度较大、种类多、不易损坏而使用较广，特别对学生实验论证，选用TTL电路比较合适。因此，本书大多采用74LS（或74）系列TTL集成电路。它的工作电源电压为5V正负0.5V。逻辑高电平1时>2.4V,低电平0时<0.4V。

图3-2-1为2输入“与门”，2输入“或门”，2输入4输入“与非门”和反相器的逻辑符号图。它们的型号分别是74LS08 2输入端四“与门”，74LS32 2输入端四“或门”，74LS00 2输入端四“与非门”，74LS20 4输入二“与非门”和74LS04 六反相器（反相器即“非门”

数电

1、逻辑函数L?AB?CD反函数为______________对偶函数为________________。 2、若逻辑函数E(A,B,C)??m(0,2,4,5,6,7)，F(A,B,C)??m(1,3,5,7)则E和F相与

的结果为_______________。

3、用4个74系列OC与非门的输出端并联，驱动4个74系列与非门的6个输入端，已知OC门高电平输出时漏电流IOZ=250uA,IOL(max)=16mA, VOH(min)=2.4V, VOL(max)=0.4V, 与非门参数为 IIH=40uA, IIL=1mA, Vcc=5V,试计算上拉电阻Rp的取值范围。

4、COMS门驱动TTL门时，如果不能满足IOL(max)?IIL(tota)l，常用的解决方法是：_________________，或者___________________，TTL门驱动COMS门时，如果不能满足

VOH(min)?VIH(min)，常用的解决方法是：_____________________。

5、试用74HC138译码器设计组合电路，当二进制数ABCD能被5整除时，输出L为1，否则为0.

6、用一片74HC138实

数字电子技术基础习题解答

习 题1

题1.1 数字信号的波形如图题1.1.1图所示，若波形的高，低电平用正逻辑赋值。试用二进制数序列表示该脉冲波形（每一时间段用一位二进制数表示）。

2 7 8 1 3 4 5 6

图P 1.1波形图

解：从时间段1~8的数字序列为:10011011。

题1.2 若用正逻辑赋值。高电平等于3伏，低电平等于0.3伏，将下述二进制数序列用脉冲波形表示（一位二进制数用每一相等的时间段表示）。

（a） 110110101 （b） 1011001 （c） 10101011 （d） 10001110 解：对于各个数字序列，用脉冲波形表示如图1.1(a)、(b)、(c)、(d)所示。

3V

0.3V

0V 2 7 8 9 1 3 4 5 6

图1.1（a）波形图

3V

7 0.3V

0V 3V 0.3V 0V 3V

1 2 3 4 5 6 图1.1（b）波形图

1 2 3 4 5 6 7 8 图1.1（c）波形图

1 2 3 4 5 6 7 8 0.3V 0V 图1.1（d）波形图

题1.3 有一脉冲信号，脉冲信号的高电平维持时间为0.1μS,低电平维持

实验一 门电路

一、实验目的

1. 掌握常见TTL集成门电路逻辑功能。 2. 掌握各种门电路的逻辑符号。

3. 了解集成电路的外引线排列及其使用方法。

二、实验原理

集成逻辑门电路是最简单、最基本的数字集成元件。任何复杂的组合电路和时序电路都可用逻辑门通过适当的组合连接而成。目前已有门类齐全的集成门电路，例如“与门”，“或门”，“非门”，“与非门”等。虽然，中、大规模集成电路相继问世，但组成某一系统时，仍少不了各种门电路。因此，掌握逻辑门的工作原理，熟练、灵活地使用逻辑门是数字技术工作者所必备的基本功之一。

TTL门电路

TTL集成电路由于工作速度高、输出幅度较大、种类多、不易损坏而使用较广，特别对学生实验论证，选用TTL电路比较合适。因此，本书大多采用74LS（或74）系列TTL集成电路。它的工作电源电压为5V正负0.5V。逻辑高电平1时>2.4V,低电平0时<0.4V。

图3-2-1为2输入“与门”，2输入“或门”，2输入4输入“与非门”和反相器的逻辑符号图。它们的型号分别是74LS08 2输入端四“与门”，74LS32 2输入端四“或门”，74LS00 2输入端四“与非门”，74LS20 4输入二“与非门”和74LS04 六反相器（反相器即“非门”

数字电子技术基础习题解答

习 题1

题1.1 数字信号的波形如图题1.1.1图所示，若波形的高，低电平用正逻辑赋值。试用二进制数序列表示该脉冲波形（每一时间段用一位二进制数表示）。

2 7 8 1 3 4 5 6

图P 1.1波形图

解：从时间段1~8的数字序列为:10011011。

题1.2 若用正逻辑赋值。高电平等于3伏，低电平等于0.3伏，将下述二进制数序列用脉冲波形表示（一位二进制数用每一相等的时间段表示）。

（a） 110110101 （b） 1011001 （c） 10101011 （d） 10001110 解：对于各个数字序列，用脉冲波形表示如图1.1(a)、(b)、(c)、(d)所示。

3V

0.3V

0V 2 7 8 9 1 3 4 5 6

图1.1（a）波形图

3V

7 0.3V

0V 3V 0.3V 0V 3V

1 2 3 4 5 6 图1.1（b）波形图

1 2 3 4 5 6 7 8 图1.1（c）波形图

1 2 3 4 5 6 7 8 0.3V 0V 图1.1（d）波形图

题1.3 有一脉冲信号，脉冲信号的高电平维持时间为0.1μS,低电平维持

1.设计一个4人抢答逻辑电路

设计要求：每个参赛者控制一个按钮，用按动按钮发出抢答信号；竞赛主持人另有一个按钮，用于将电路复位；竞赛开始后，先按动按钮者将对应的一个发光二极管点亮，此后其他3人在按动按钮对电路不起作用。写出设计步骤，画出逻辑图，并用multisim进行仿真。

2. 设计一个病床呼叫控制系统

设计要求：假设某医院有一、二、三、四号病房4间，每个房间设有呼叫按钮，同时护士值班室内对应地装有一号、二号、三号、四号4个指示灯，先要求当一号病房的按钮按下时，无论其他病房的按钮是否按下，只有一号灯亮，只有当护士处理了一号病房事故后，其他病房的呼叫才能响应。当一号病房的按钮没有按下而二号病房的按钮按下时，无论三、四号病房的按钮是否按下，只有二号灯亮。当一，二号病房的按钮都未按下而三号病房的按钮按下时，无论四号病房的按

钮是否按下，只有三号灯亮。只有在一、二、三号病房的按钮均未按

下而按下四号病房的按钮是，四号灯才亮。采用优先编码器和门电路设计电路。写出设计步骤，画出最简的逻辑电路图，并用multisim进行仿真。

数字逻辑电路 课内仿真实验

第六章 QuartusII原理图设计初步

一、实验目的：初步了解学习使用Quartus||软件进行电路自动化设计。 二、实验仪器：Quartus||软件。 三、实验内容：

6-1 用Quartus||库中的宏功能模块74138和与非门实现指定逻辑函数

按照6.3节和6.4节的流程，使用Quartus||完整图6-2电路的设计，包括：创建工程，在原理图编辑窗中绘制此电路，全程编译，对设计进行时序仿真，根据仿真波形说明此电路的功能，引脚锁定编译，编程下载于FPGA中进行硬件测试。最后完成实验报告。 1、原理图

2、波形设置

3、仿真波形

6-2 用两片7485设计一个8位比较器

用两片4位二进制数值比较器7485串联扩展为8位比较器，使用Quartus||完成全部设计和测试，包括创建工程、编辑电路图、全程编译、时序仿真及说明此电路的功能、引脚锁定、编程下载，进行硬件测试。最后完成实验报告。

1、 原理图

2、 波形设置

3、 波形仿真

6-3 设计8位串行进位加法器

首先根据图4-33，用半加器设计一个全加器元件，然后根据图4-34，在顶层设计中用8个1位全加器构成8位串行进位加法器。给出时序仿真波形并说明之，引脚锁