fpga数字时钟仿真测试代码

因为本人也是刚学习fpga的菜鸟，所以这个程序漏洞很多，仅供参考。。。。。。。。。

//分频子模块

module fenpin (clk,rst_n,en_1s,en_1ms); //产生1s，1ms的分频 input clk; input rst_n; output en_1s; output en_1ms;

reg[31:0] jishu_1s; reg[15:0] jishu_1ms;

parameter cnt_1s =49999999; parameter cnt_1ms =49999;

always@(posedge clk or negedge rst_n) begin if(!rst_n) jishu_1s<=32'b0; else if(jishu_1s

jishu_1s<=32'b0; end

always@(posedge clk or negedge rst_n) begin if(!rst_n) jishu_1ms<=16'b0; else if(jishu_1ms

jishu_1ms<=16'b0; end

assign en_1s=(jishu_1s==cnt_1s)? 1'b1 : 1'b0; assign en_1ms=(jishu_1ms==cnt_

数字时钟仿真设计

山东大学(威海) 机电与信息工程学院 09级 通信工程 姓名：XXX 学号:XXXXXXXXX

目录

目录 ............................................................................................. 1 序言 .................................................................................................... 2 设计思路............................................................................................. 2 设计原理............................................................................................. 2 一、 秒脉冲产生电路......................................................

东 莞 理 工 学 院

本 科 毕 业 设 计

毕业设计题目：基于FPGA综合性计时系统设计 学生姓名：廖武祥 学 号：20104130111 系 别：电子工程学院 专业班级：电子信息工程1班 指导教师姓名及职称：胡胜 副教授 起止时间：2014年3月—— 2014年6月

1

摘 要

本设计利用FPGA（Field－Programmable Gate Array）实现数字时钟的计时系统，计时包括（年、月、日、时、分、秒、星期），用数码管显示，具有校对和自动计时功能。

本次设计主要是用VHDL语言进行编程，利用Quartus II 9.0sp2 Web Edition进行编程仿真，仿真芯片用的是alter的cyclone II系列EP2C5Q208C8N。之所以选用quartus II作为整个设计的环境，是因为其中可以用图形输入的编程方式，相对于语言输入更加简明，方便检查出现的问题。 关键词 FPGA 计时系统 数码管 VHDL Quartus II 图形输入

2

Abstract

This design using FPGA (field programmable Ga

FPGA QuartusII 时钟约束

时钟约束（Clock Specification）：

约束所有时钟（包括你的设计中特有的时钟）对准确的时序分析结果而言是

必不可少的。Quartus II TimeQuest Timing Analyzer为各种各样的时钟配置和典型时钟提供许多SDC命令。

时钟（Clocks）

使用create_clock命令为任何register, port或pin进行时钟特性描述，使其具有独一的时钟特性。例6–2展示了create_clock命令： Example 6–2. create_clock Command

create_clock

-period [-name ] [-waveform ] [-add]

Table 6–6. create_clock Command Options

选项 -period [-name ] [-waveform ] [-add]

Example 6–3 约束时钟频率100MHz，占空比50%，0ns上升沿，5ns下降沿。 Example 6–3. 100MHz Clock Creation

create_clock –period 10 –waveform { 0

武汉工程大学 计算机科学与工程学院

综合设计报告

设计名称： 信息硬件综合设计 设计题目： 数字钟的设计与实现 学生学号： 1205110204 专业班级： 12信技02班 学生姓名： 陈振 学生成绩： 指导教师（职称）： 陈艳（讲师） 完成时间： 2014年5月6日至 2014年6月6日

武汉工程大学计算机科学与工程学院 制

说明：

1、报告中的第一、二、三项由指导教师在综合设计开始前填写并发给每个学生；四、五两项（中英文摘要）由学生在完成综合设计后填写。

2、学生成绩由指导教师根据学生的设计情况给出各项分值及总评成绩。

3、指导教师评语一栏由指导教师就学生在整个设计期间的平时表现、设计完成情况、报告的质量及答辩情况，给出客观、全面的评价。 4、所有学生必须参加

基于FPGA的数字时钟的设计

课 题： 基于FPGA的数字时钟的设计

学 院： 电气信息工程学院

专 业 ： 测量控制与仪器

班 级 ： 08测控（2）班

姓 名 ： 潘 志 东

学 号 ： 08314239

合作者姓名： 颜志林

2010 年 12 月 12 日

数 字 电 路 课 程 设 计

综述

近年来随着数字技术的迅速发展，各种中、大规模集成电路在数字系统、控制系统、信号处理等方面都得到了广泛的应用。这就迫切要求理工科大学生熟悉和掌握常用中、大规模集成电路功能及其在实际中的应用方法，除通过实验教学培养数字电路的基本实验方法、分析问题和故障检查方法以及双踪示波器等常用仪器使用方法等基本电路的基本实验技能外，还必须培养大学生工程设计和组织实验能力。

本次课程设计的目的在于培养学生对基本电路的应用和掌握，使学生在实验原理的指导下，初步具备基本电路的分析和设计能力，并掌握其应用方法；自

目 录

引言????????????????????1 一 总体设计方案

1.设计思路?????????????????1 2.功能???????????????????1 3.工作原理?????????????????2 二硬件方案

1.电源模块?????????????????3 （1）基本原理????????????????3 （2）电源变压器??????????????3 （3）整流滤波电路??????????????3 （4）三端集成稳压器?????????????3 2.主机模块 ????????????????3 （1）AT89S52简介??????????????3 （2）AT89S52引脚功能????????????4 （3）AT89S52 最小系统????????????5 3.时钟模块?????????????????7 (1)时钟芯片????????????????7 (2)DS1302的结构及工作原理?????????8

1

(3) DS1302的应用??????????????10 4.温度模块????????????????11 （1）LM35简介???????????????11 （2）LM358简介?

目 录

引言????????????????????1 一 总体设计方案

1.设计思路?????????????????1 2.功能???????????????????1 3.工作原理?????????????????2 二硬件方案

1.电源模块?????????????????3 （1）基本原理????????????????3 （2）电源变压器??????????????3 （3）整流滤波电路??????????????3 （4）三端集成稳压器?????????????3 2.主机模块 ????????????????3 （1）AT89S52简介??????????????3 （2）AT89S52引脚功能????????????4 （3）AT89S52 最小系统????????????5 3.时钟模块?????????????????7 (1)时钟芯片????????????????7 (2)DS1302的结构及工作原理?????????8

1

(3) DS1302的应用??????????????10 4.温度模块????????????????11 （1）LM35简介???????????????11 （2）LM358简介?

合肥工业大学 计算机与信息学院

课程设计

课 程：微机原理与接口技术设计

专业班级：计算机科学与技术x班

学 号：

姓 名：

一、设计题目及要求：

【课题6】 数字时钟

1． 通过 8253 定时器作产生秒脉冲定时中断。 在中断服务程序中实现秒、 分、 小时的进位 （24小时制） 。

2．在七段数码管上显示当前的时分秒（例如，12 点 10 分 40 秒显示为 121040） 。 3．按“C”可设置时钟的时间当前值（对准时间） 。

二、设计思想： 总体思想：

1、功能概述：

实验箱连线：

本实验建立在Dais实验箱基础上完成的基本连线及程序如下: 138译码器：

A,B,C,D,分别连接A2,A3,A4,GS； y0连接8253的CS片选信号； y1连接8259的CS片选信号； 8253连线：

分频信号T2接8253的 CLK0； 8253的OUT0接8259的IR7； 8253的gate信号接+5V； 8259连线：

8259的数据线接入数据总线；

本程序包括显示模块，键盘扫描模块，时间计数模块，设置模块等几个模块， （1）程序运行后，LED显示000000初始值，并且开始计数

（2）按C键进行设置初始时间，考虑

目 录

摘要................................................................................................ 正文................................................................................................ 1、计原理及其框图................................................................ 2、时钟信号源........................................................................ 3、调校电路............................................................................ 4、时间计数及译码显示........................................................ 5、电源电路...........