10位ADC采样精度

一、减小电源噪声 1、电源端

从噪声角度讲，线性稳压器具有较好的输出。市电经降压、整流和滤波，再经过线性稳压器。强烈建议在整流输出端连接滤波电容。请参考线性稳压器的数据手册。 如果使用开关型电源，建议使用一个线性稳压器为模拟部分供电。

建议在电源线和地线之间连接具有好的高频特性的电容，即在靠近电源一端应放置一个0.1μF和一个1至10μF的电容。 电容允许交流信号通过，小容量的电容过滤高频率的噪声，大容量的电容过滤低频率的噪声。通常瓷介电容具有较小的容值(1pF至0.1μF)，和较小的耐压(16V至50V)。建议在靠近主电源(VDD和VSS)和模拟电源(VDDA和VSSA)管脚的地方，放置这样的瓷介电容。这样的电容可以过滤由PCB线路引出的噪声。小容值的电容可以响应电流的快速变化，并快速地放电适应快速的电流变化。

钽电容也可以与瓷介电容一道使用。可以使用大容值的电容(10μF至100μF)过滤低频率的噪声，通常可以使用电解电容。建议把它们放在靠近电源端。 可以使用在电源线上串联铁氧体电感滤除高频噪声。因为串联的电阻非常小，除非电流非常大，这个方法可以产生非常小的(可以忽略的)直流损失。在高频时，它的电阻很大。 STM32F10x

本程序采用EVA中断启动ADC转换，级联模式6通道顺序采样： DSP28_Adc.c：

void InitAdc(void) {

unsigned int i;

AdcRegs.ADCTRL1.bit.RESET=1;

asm(\等待12个周期，复位adc模块 AdcRegs.ADCTRL3.bit.ADCBGRFDN=3;

for(i=0;i<10000;i++) asm(\能带隙和参考电路上电 AdcRegs.ADCTRL3.bit.ADCPWDN=1;

for(i=0;i<5000;i++) asm(\// 内核内的模拟电路上电 AdcRegs.ADCTRL3.bit.ADCCLKPS=15; //核时钟分频器 AdcRegs.ADCTRL3.bit.SMODE_SEL=0; //顺序采样模式

AdcRegs.ADCTRL1.bit.RESET=0;

AdcRegs.ADCTRL1.bit.SUSMOD=3;//仿真挂起时，序列发生器和其他轮询程序逻辑立即停止

AdcRegs.ADCTRL1.bit.ACQ_PS=0; //控制SOC脉宽 AdcRegs.ADCTRL1.bit.CPS=0; //内核时钟预分频

AdcRegs.ADCTRL1.bit.CONT_RUN=0; //启动停止模式到达EOS后序列发生器停止 AdcRegs.ADCTRL1.bit.SEQ_CASC=1; //级联模式，SEQ1和SEQ2作为单个16状态序列发生器工作

AdcRegs.MAX_CONV.bit.MAX_CONV=0x0005;

18位高精度音频Σ-ΔDAC设计

徐双武1，白天蕊2，胡纯意2，陶而芳2，杨 修3

（1.西南交通大学 微电子研究所，四川 成都610031；2.中南大学 物理科学与技术学院，湖南 长沙

410083； 3.登颠微电子公司，四川 成都610041）

2008-10-21

摘 要： 采用基于过采样Σ-ΔDAC调制技术设计的音频D/A转换器，对量化噪声进行有效整形，提高了分辨率和带内信噪比（SNR）。重点对Sigma-delta设计进行了详细分析，给出了有关电路结构和仿真结果。芯片已在TSMC 0.18μm CMOS工艺上流片成功，在工作频率6.144MHz时动态范围达128.6dB，信噪比109.5dB，总谐波失真达-117.2dB。

关键词： 过采样；Σ-ΔDAC；DEM；传递函数

随着数字音频技术的迅速发展，高分辨率D/A转换器被大量使用，与传统D/A调制器相比，基于过采样技术的Sigma-delta modulate（SDM）DAC对噪声进行整形和对量化噪声进行有效抑制，且在提高信噪比（SNR）、后端模拟滤波器设计以及物理实现上具有很大的优势。

文章首先从系统的角度出发，根据音频DAC的总体性能要求

ADS1256 24位ADC AD模块 高精度ADC 采集卡说明书 目

录：

1、ADS1256高精度ADC采集卡功能介绍 2、ADS1256高精度ADC采集卡原理图解析 3、ADS1256高精度ADC采集卡程序设计源代码

4、总结 5、公司信息

深圳轩微电子科技有限公司 AD采集卡 网址：http://sz-xwdz.taobao.com/

电话：13360084970 QQ：1597098411

深圳轩微电子科技有限公司 AD采集卡 网址：http://sz-xwdz.taobao.com/

电话：13360084970 QQ：1597098411

一、 ADS1256模块介绍：

为了方便广大工程师与学生在调试产品、新产品开发，样机测试，

参加大赛、毕业设计中节省时间，深圳轩微电子科技有限公司自主开发设计和生产ADS1256 24位ADC采集卡，此卡采用TI公司ADS1256采集芯片，主要

MSP430单片机拥有内置的ADC功能，在一些高级单片机系列上是ADC12，在低级单片机系列上是ADC10，两者的主要区别是分辨率的不同，我们的G2553内置的就是ADC10，所以Cloud就在这里和大家一起学习ADC10。

一、ADC10特性

我们先来了解一下这个ADC10的特性，官方给出的： ·高达200ksps的转换速率； ·固定的10位转换；

·具有采样保持功能，并可选采样周期； ·可以通过软件代码或TimerA初始化转换； ·可选的片内（1.5V或2.5V）或片外参考电压； ·支持8个外部输入通道；

·内部输入通道支持温度检测，VCC和外部参考（+、—）； ·可选的转换时钟源；

·单通道单次/多次、序列通道单次/多次，共4种转换模式； ·ADC内核和参考电压都可单独关闭；

·具有一个支持自动存储转换结果的数据转换控制器（DTC）；

二、ADC10结构

OK，我们来引入ADC10的内部结构图来初步认识这个ADC10的内部结构。为了方便大家学习，Cloud将各部分用不同颜色区分开：

1、ADC10内核-SAR和采样保持电路：

首先我们看到中间两块橙色的区域，右边五边形的是一个“10-bit SAR”，翻译过来就是一个10位精度的

实验一 用状态机实现ADC0809的采样控制电路

一、实验目的：

学习用状态机对A/D转换器ADC0809的采样控制电路的实现。

二、原理说明：

ADC0809是CMOS的8位A/D转换器，片内有8路模拟开关，可控制8个模拟量中的一个进入转换器中。ADC0809的分辨率为8位，转换时间约100us，含锁存控制的8路多路开关，输出有三态缓冲器控制，单5V电源供电。

主要控制信号说明：如图1所示，START是转换启动信号，高电平有效；ALE是3位通道选择地址（ADDC、ADDB、ADDA）信号的锁存信号。当模拟量送至某一输入端（如IN1或IN2等），由3位地址信号选择，而地址信号由ALE锁存；EOC是转换情况状态信号（类似于AD574的STATUS），当启动转换约100us后，EOC产生一个负脉冲，以示转换结束；在EOC的上升沿后，若使输出使能信号OE为高电平，则控制打开三态缓冲器，把转换好的8位数据结果输至数据总线。至此ADC0809的一次转换结束了。

图1

三、实验内容：

1、利用MAX+plusII对例3-1进行文本编辑输入和仿真测试；给出仿真波形。最后进行引脚锁定并进行测试，硬件验证例3-1电路对ADC0809的控制功能。

2、根据附图

课次：2

授课课题: 课题二 基本几何量精度

目的要求：掌握有关尺寸、偏差及配合的基本概念 掌握配合的类别，会画尺寸公差带图。 重点难点: 配合的类别及画尺寸公差带图 作业:2-2

参考资料：公差配合与技术测量 陈泽民等编著

课题二 基本几何量精度 一、 有关尺寸的定义

1、 尺寸：用特定单位表示长度的数字。如20mm，40μm 2、 基本尺寸（孔D；轴d）：设计时给定的尺寸。 3、 实际尺寸（孔Da；轴da）：通过测量所得尺寸。

注意：实际尺寸是具体零件上某一位置的尺寸的测量值。本教材实际尺寸指的是零件制成后的实际尺寸。

4、 极限尺寸（孔Dmax、孔Dmin；轴dmax、dmin）：允许尺寸变化的两个界限值，统称为极限尺寸。

注意：极限尺寸是以基本尺寸为基数来确定的，极限尺寸用于控制实际尺寸。 基本尺寸、极限尺寸为设计时给定。 二、有关尺寸偏差，公差的术语及定义

1、 尺寸偏差：某一尺寸减其基本尺寸所得的代数差称尺寸偏差简称偏差。 （1） 极限偏差：极限尺寸—基本尺寸所得代数差

孔：上偏差ES=Dmax—d

下偏差EI=Dmin—d

课次：2

授课课题: 课题二 基本几何量精度

目的要求：掌握有关尺寸、偏差及配合的基本概念 掌握配合的类别，会画尺寸公差带图。 重点难点: 配合的类别及画尺寸公差带图 作业:2-2

参考资料：公差配合与技术测量 陈泽民等编著

课题二 基本几何量精度 一、 有关尺寸的定义

1、 尺寸：用特定单位表示长度的数字。如20mm，40μm 2、 基本尺寸（孔D；轴d）：设计时给定的尺寸。 3、 实际尺寸（孔Da；轴da）：通过测量所得尺寸。

注意：实际尺寸是具体零件上某一位置的尺寸的测量值。本教材实际尺寸指的是零件制成后的实际尺寸。

4、 极限尺寸（孔Dmax、孔Dmin；轴dmax、dmin）：允许尺寸变化的两个界限值，统称为极限尺寸。

注意：极限尺寸是以基本尺寸为基数来确定的，极限尺寸用于控制实际尺寸。 基本尺寸、极限尺寸为设计时给定。 二、有关尺寸偏差，公差的术语及定义

1、 尺寸偏差：某一尺寸减其基本尺寸所得的代数差称尺寸偏差简称偏差。 （1） 极限偏差：极限尺寸—基本尺寸所得代数差

孔：上偏差ES=Dmax—d

下偏差EI=Dmin—d

ADC10是MSP430片上模数转换器，其转换位数为10位

ADC10有16个采样通道A0---A15，其中外部采样通道为A0---A7

ADC10时钟的选择

ADC10CTL1 = ADC10SSEL_3 + ADC10DIV_0；//时钟源选择SMCLK，1分频 ADC10CTL1 = ADC10SSEL_1 + ADC10DIV_7；//时钟源选择ACLK，8分频

ADC时钟源有四种：MCLK SCLK ACLK 内部晶振时钟ADC10OSC(最大可达5MHz)

ADC10AE寄存器：对应开启或关闭8个外部采样通道 ADC10AE |= 0x15 //开启外部通道0，通道2，通道4

ADC10CTL0 |= SREF_1 + REFON + REF2_5V；//选择并使能内部参考源，电压2.5V

有三种参考电压，一种是外部参考电压，另一种是内部参考电压，内部参考电压包括两种，1.5V和2.5V。参考电压源默认是关闭的，REFON = 1开启参考电压

ADC10ON=1；//开启ADC10模块 ENC 使能ADC10

ADC10MEM寄存器：ADC转换后的结果存到该寄存器中

ADC10转换可通过SHI信号上升沿所

一、Sigma-Delta调制器结构及仿真

PSD Version201505300-20X: 3000Y: -12.3-40-60-80dB-100X: 3156Y: -110.6-120-140-160-18000.511.52Hz2.533.544.5x 105

幅值3000Hz 400mv 98dB

PSD Version20150530-20X: 3000Y: -18.32-40-60-80dB-100X: 2842Y: -106.6-120-1401500200025003000Hz350040004500

幅值200mV 88dB

PSD Version20150530-20X: 3000Y: -14.8-40-60dB-80X: 2921Y: -93.8-100-120-14050010001500200025003000Hz35004000450050005500

幅值300mv 76dB

二、抽取滤波器设计

PSD Version2015053070X: 3000Y: 67.3360504030dB20X: 6000Y: 14100-10-20-1000010002000Hz3000400050006000

正负