eda作业选题

eda

一、如图1所示，电路为二级电压串联负反馈的放大电路，其中Vs为VAC/SOURCE，其属性设置为默认值。三极管Q2N3904的模型参数为默认值。试用EWB软件作如下的分析：（1）求直流工作点；（2）求无负反馈（即无电阻Rf）时的输入电阻、输出电阻、电压增益和上限截止频率；（3）当电阻Rf分别为6.2k?、15k?和30k?时的反馈深度，并总结反馈深度对放大电路性能的影响。（25分）

VccRc2Rc1Rb15.1k300kCb2VinCb12.2uQ12.2uQ2N3904RfR5Q2N3904300kQ22.2uCb3VoutRb35.1k12Vdc0Rs200Re16.2kR2b300Rb4Vs1Vac20k20kRe3Ce20VdcRe282010uCe168010u0

Ib=1.11uA, Ic=126.121uA, Uce=11.242；

5k

图二

Ui=986.856mV, Ii=77.076uA, Uo=3.118V; Ri=Ui/Ii=986.856mV/77.076uA=12.8K。

Uo1=5.193V;

Ro=(Uo1/Uo-1）*R5=3.4K

EDA课堂作业

072092 20091003745 左国勇 7-5:

用于调用的LPM_ROM程序如下：

-- megafunction wizard: %ROM: 1-PORT% -- GENERATION: STANDARD -- VERSION: WM1.0 -- MODULE: altsyncram

-- ============================================================ -- File Name: data_rom.vhd -- Megafunction Name(s): -- altsyncram --

-- Simulation Library Files(s): -- altera_mf

-- ============================================================ -- ************************************************************ -- THIS IS A WIZARD-GENERATED FILE

西安电子科技大学

——电子工程学院

EDA程序设计

流水灯控制

科 目： EDA程序设计 任课老师：_________ _______________ 姓 名：______________ ___________ 学 号:__________________________

班 级：_________ ______________

流水灯设计

一、 引言

EDA技术就是以计算机为工具，设计者在EDA软件平台上，用硬件描述语言VHDL完成设计文件，然后由计算机自动地完成逻辑编译、化简、分割、综合、优化、布局、布线和仿真，直至对于特定目标芯片的适配编译、逻辑映射和编程下载等工作。随着EDA技术发展和应用领域的扩大与深入，EDA技术在电子信息、通讯、自动控制及计算机应用等领域的重要性突出。随着技术市场与人才市场对EDA的需求不断提高，产品的市场需求和技术市场的要求也必然会反映到教学领域和科研领域中来。因此学好EDA技术对我们有很大的益处。EDA是指以计算机为工具，在EDA软件平台上，根据设计社描述的源文件（原理图文件、硬件描述语言文件或波形图文件），自动完成系统的设计，包括编译、仿真

EDA仿真作业题及要求

一、 仿真作业要求

EDA仿真作业共3次，分别于第4、7、14周周二网上提交。请用Multisim软件仿真。提交作业时请将仿真电路一起提交。仿真实验报告应包括但不限于题目、理论分析及计算结果、仿真结果（包括电路截图、波形截图、测量数据、分析计算等）、仿真中遇到的问题及解决方法、收获和体会等。

二、 第一次仿真作业题：共3题，请于第4周周二网上提交仿真电路和报告

实验目的：掌握基本元器件电路的分析方法，熟悉仿真软件环境，掌握仿真软件的基本测量手段（用万用表的交流和直流档测量电压电流量、用示波器测量和观察信号、用IV分析仪测半导体器件的特性曲线），熟悉仿真软件的基本分析方法（直流扫描分析方法）。

1、 仿真题1-1（3分）：用IV分析仪(IV Analyzer)测量二极管的伏安特性和晶体管的输出特性。要求如下：

（1） 二极管可选用小功率二极管，如1N3064。上网查阅1N3064手册

(datasheet)，了解其参数。用IV分析仪测量二极管的伏安特性，观察电流随电压变化情况，测量正向电压为0.7V左右时的电流ID以及反向击穿电压UBR，与手册上对应值比较。

（2） 晶体管可选用小功率晶体管，如2N2222A。上网查阅

EDA仿真作业题及要求

一、 仿真作业要求

EDA仿真作业共3次，分别于第4、7、14周周二网上提交。请用Multisim软件仿真。提交作业时请将仿真电路一起提交。仿真实验报告应包括但不限于题目、理论分析及计算结果、仿真结果（包括电路截图、波形截图、测量数据、分析计算等）、仿真中遇到的问题及解决方法、收获和体会等。

二、 第一次仿真作业题：共3题，请于第4周周二网上提交仿真电路和报告

实验目的：掌握基本元器件电路的分析方法，熟悉仿真软件环境，掌握仿真软件的基本测量手段（用万用表的交流和直流档测量电压电流量、用示波器测量和观察信号、用IV分析仪测半导体器件的特性曲线），熟悉仿真软件的基本分析方法（直流扫描分析方法）。

1、 仿真题1-1（3分）：用IV分析仪(IV Analyzer)测量二极管的伏安特性和晶体管的输出特性。要求如下：

（1） 二极管可选用小功率二极管，如1N3064。上网查阅1N3064手册

(datasheet)，了解其参数。用IV分析仪测量二极管的伏安特性，观察电流随电压变化情况，测量正向电压为0.7V左右时的电流ID以及反向击穿电压UBR，与手册上对应值比较。

（2） 晶体管可选用小功率晶体管，如2N2222A。上网查阅

电子科技大学电子科大16秋《EDA技术》在线作业3

一、单选题（共 20 道试题，共 100 分。）

1. 常用的硬件描述语言有 A. VHDL、Verilog、c语言 B. ABEL、c＋＋

C. VHDL、Verilog、ABEL D. 汇编语言、ABEL、VHDL 正确答案：

2. 下面哪个标识符是符合VHDL语法的合法标识符 A. constant B. 2fft

C. _decoder_1 D. sig_n 正确答案：

3. 一个完整的VHDL程序，至少应包括三个基本组成部分是 A. 实体、子程序、配置

B. 实体、结构体、配置、函数 C. 结构体、状态机、程序包和库 D. 实体、结构体、程序包和库 正确答案：

4. 下面哪个选项不是信号和变量的不同特性 A. 赋值方式不同 B. 定义位置不同 C. 赋值行为不同 D. 综合结果不同 正确答案：

5. VHDL的描述风格有

A. 行为描述、数据流描述和结构描述 B. 行为描述、门级描述和数据流描述 C. 数据流描述、结构描述和版图描述 D. 门级描述、结构描述和版图描述 正确答案：

6. 下例程序执行后，X和Y的值分别为 。process(A,B,C) vari

电子科技大学电子科大16秋《EDA技术》在线作业1

一、单选题（共 20 道试题，共 100 分。）

1. 根据VHDL语法规则，下面哪个标识符是非法的标识符 A. not—Ack B. constant C. FFT_1024_1 D. state0 正确答案：

2. 一个完整结构的结构体由哪两个基本层次组出 A. 数据说明和进程

B. 结构体说明和结构体功能描述 C. 顺序描述语句和并行执行语句 D. 结构体例化和结构体赋值 正确答案：

3. VHDL的语言要素包括以下几类

A. 数据对象、数据类型、操作数、操作符 B. 数据对象、结构体、操作数、操作符 C. 实体、数据类型、操作数、操作符

D. 数据对象、配置、操作数、重载操作符 正确答案：

4. 一个完整的VHDL程序，至少应包括三个基本组成部分是 A. 实体、子程序、配置

B. 实体、结构体、配置、函数 C. 结构体、状态机、程序包和库 D. 实体、结构体、程序包和库 正确答案：

5. 字符串型文字B“1110”的长度又为____________。 A. 12 B. 4 C. 8 D. 16

正确答案：

6. 常用的硬件描述语言有 A. VHDL、Verilo

1. wire型变量与reg型变量有什么本质区别？它们可以用于什么类型语句中？ 2. 阻塞赋值与非阻塞赋值有何区别？

1. 用Verilog设计一个3-8译码器。

2. 设计一个异步清0，同步时钟使能和异步数据加载型8位二进制加法计数器。参考例3-22

CNT10clkrstenloaddata[3..0]coutdout[3..0] module CNT10(clk,rst,en,load,cout,dout,data); input clk,en,rst,load; input [3:0] data; output[3:0] dout; output cout; reg [3:0] q1; reg cout; assign dout=q1; always@(posedge clk or negedge rst or negedge load) begin if(!rst) q1<=0; else if(!load) q1<=data; else if(en) begin if (q1<9) q1<=q1+1; else q1<=4'b0000; end end always@(q1) if(q1==4'h9) cout=1'b1; else cout=1'b0;

endmodule

3. 设计一个功能类似74LS160的计数器。

74160LDNABCDENTENPCLRNCLKinstQAQBQCQDRCO 4. 设计一个含有异步清零和计数使能的16位二进制加减可控计数器的Verilog HDL

可编程逻辑器件设计技巧

1. 什么是.scf？

答：SCF文件是MAXPLUSII的仿真文件, 可以在MP2中新建.

1． 用Altera_Cpld作了一个186（主CPU）控制sdram的控制接口, 发现问题：要使得sdram

读写正确, 必须把186(主CPU)的clk送给sdram, 而不能把clk经cpld的延时送给sdram. 两者相差仅仅4ns. 而时序通过逻辑分析仪测试没有问题. 此程序在xilinx器件上没有问题. 这是怎么回事？

答：建议将所有控制和时钟信号都从PLD输出, 因为SDRAM对时钟偏移(clock skew)很敏感, 而Altera的器件PLL允许对时钟频率和相位都进行完全控制. 因此, 对于所有使用SDRAM的设计, Altera的器件PLL必须生成SDRAM时钟信号.

要利用SDRAM作为数据或程序存储地址来完成设计, 是采用MegaWizard还是Plug-In Manager来将一个PLL在采用Quartus II软件的设计中的顶层示例？可以选择创建一个新的megafuntion变量, 然后在Plug-In manager中创建ALTCLKLOCK(I/P菜单)变量. 可以将PLL设置成多个, 或

一．CPLD和FPGA的主要区别

1. 结构上的不同:CPLD-乘积项 FPGA-基于查找表(LUT) 2. 集成度的不同

CPLD：500 - 50000门；FPGA：1K – 几千万门 3 应用范围的不同

CPLD逻辑能力强而寄存器少（1K左右）， 适用于控制密集型系统；FPGA逻辑能力较弱但寄存器多，适于数据密集型系 CPLD CPLD逻辑密集型----适于简单逻辑功能 逻辑密集型----适于简单逻辑功能2、中小规模（1000 ~ 50000） 2、中小规模（1000 ~ 50000）3、布线延迟固定，时序特性稳定 3、布线延迟固定，时序特性稳定4、编程数据不丢失，电路简单 4、编程数据不丢失，电路简单5、保密性好 5、保密性好 HDL功能： HDL功能 数字系统设计、综合（部分语法支持）

二．Verilog HDL适用的描述层次：

1、系统级（System） 部分可物理实现，主要用于仿真 2、算法级（Alogrthem） 部分可物理实现，主要用于仿真 3、寄存器传输级（RTL）可完全物理实现，用于电路设计 4、逻辑级（Logic） 可完全物理实现，