数字系统设计与vhdl课后答案

1、RAM LIBRARY IEEE;

USE ieee.std_logic_1164.ALL; ENTITY ram_v IS PORT(

RW, CLK : IN STD_LOGIC; IO : OUT STD_LOGIC); END ram_v;

ARCHITECTURE cpld OF ram_v IS COMPONENT DFF

PORT(d,clk : IN STD_LOGIC;

q : OUT STD_LOGIC); END COMPONENT; COMPONENT TRI_V

PORT(datain,outen : IN STD_LOGIC; dataout : OUT STD_LOGIC); END COMPONENT; Signal tmp0: STD_LOGIC BEGIN

Rer1:DFF

PORT MAP (d=>IO,clk=>CLK,q=>tmp0); Rer2:TRI_V

PORT MAP (datain=>tmp0,outen=>RW,dataout=>IO

数字电路与系统设计课后答案

【篇一：数字逻辑电路与系统设计习题答案】

.1 将下列二进制数转换为等值的十进制数。 （1） （11011）2

（2） （10010111）2 （4） （11111111）2 （6） （0.0111）2 （3） （1101101）2 （5） （0.1001）2 （7） （11.001）2 题1.1 解：

（8） （101011.11001）2 （1） （11011）2 =（27）10

（2） （10010111）2 =（151）10（4） （11111111）2 =（255）10（6） （0.0111）2 =（0.4375）10 （3） （1101101）2 =（109）10

（5） （0.1001）2 =（0.5625）10 （7） （11.001）2 =（3.125）10

（8） （101011.11001）2 =（43.78125）10

1.3 将下列二进制数转换为等值的十六进制数和八进制数。 （1） （1010111）2

（2） （110111011）2

（4） （101100.110011）2

（3） （10110.011010）2 题1.3 解：

（1） （1

实验一 QuartusⅡ9.0快速入门

一、实验目的

通过实验让学生了解，熟悉和掌握QuartusⅡ9.0开发软件的使用方法及Verilog HDL的编程方法。学习简单时序电路的设计和硬件测试。

二、实验原理

在LED1~LED8引脚上周期性的输出流水数据，如原来输出的数据是11111100 则表示点亮LED1，LED2，流水一次后，输出地数据应该为11111000，而此时应该点亮LED1~LED3三个发光二极管，就可以实现LED流水灯。为了观察方便，流水速率最好在2Hz左右，在MagicSOPC核芯板上有一数字信号源，可选择CLOCK3的2HZ时钟信号源源作为流水灯的时钟源。

三、主要实验设备

计算机和MagicSOPC实验箱。

四、实验内容

本实验的内容是建立可用于控制LED流水灯的简单硬件电路，要求在MagicSOPC试验箱上实现LED1~LED8发光二极管流水灯显示。实验步骤如下：

1．启动Quartus II建立一个空白工程，然后命名为led_water.qpf。

2．新建Verilog HDL 源程序文件ledwater.v，输入程序代码并保存，进行综合编译，若在编译过程中发现错误，则找出并更正错误，直至编译成功为止。

程序清单：

数字秒表设计

北 华 航 天 工 业 学 院

《EDA技术综合设计》

课程设计报告

报告题目： 数字秒表设计 作者所在系部： 电子工程系 作者所在专业： 电子信息工程 作者所在班级： 作 者 姓 名 ： 指导教师姓名：完 成 时 间 ： 2010年12月12日

数字秒表设计

内 容 摘 要

应用VHDL语言设计数字系统，很多设计工作可以在计算机上完成，从而缩短了数字系统的开发时间。我们尝试利用VHDL为开发工具设计数字秒表。

秒表的逻辑结构较简单，它主要由十进制计数器、六进制计数器、12500的分频器、数据选择器、和显示译码器等组成。在整个秒表中最关键的是如何获得一个精确的100HZ计时脉冲，除此之外，整个秒表还需有一个启动信号和一个清零信号，以便秒表能随意停止及启动。

秒表有共有6个输出显示，分别为百分之一秒、十分之一秒、秒、十秒、分、十分，所以共有6个计数器与之相对应，6个计数器的输出全都为BCD码输出

配套清华大学出版社

VHDL与数字电路设计

一、概述二、VHDL语言

三、用VHDL设计逻辑电路

数字电子技术的基本知识回顾

¾组合逻辑电路

编码器、译码器、数据选择器、加法器、数值比较器等

¾时序逻辑电路

¾同步时序逻辑电路¾异步时序逻辑电路

寄存器、移位寄存器、计数器、序列信号发生器

¾EDA设计方法

EDA（Electronics Design Automation）即电子设计自动化技术，是利用计算机工作平台，从事电子系统和电路设计的一项技术。

EDA技术为电子系统设计带来了这样的变化：（1）设计效率提高，设计周期缩短；（2）设计质量提高；（3）设计成本降低；

（4）能更充分地发挥设计人员的创造性；（5）设计成果的重用性大大提高，省去了不必要的重复劳动。

一、概述

¾传统数字电路设计方法¾EDA设计方法¾PLD器件设计流程

¾文本设计输入—VHDL程序设计

¾传统设计方法

传统的设计方法是基于中小规模集成电路器件进行设计（如74系列及其改进系列、CC4000系列、74HC系列等都属于通用型数字集成电路），而且是采用自底向上进行设计：（1）首先确定可用的元器件；

（2）根据这些

数字秒表设计

北 华 航 天 工 业 学 院

《EDA技术综合设计》

课程设计报告

报告题目： 数字秒表设计 作者所在系部： 电子工程系 作者所在专业： 电子信息工程 作者所在班级： 作 者 姓 名 ： 指导教师姓名：完 成 时 间 ： 2010年12月12日

数字秒表设计

内 容 摘 要

应用VHDL语言设计数字系统，很多设计工作可以在计算机上完成，从而缩短了数字系统的开发时间。我们尝试利用VHDL为开发工具设计数字秒表。

秒表的逻辑结构较简单，它主要由十进制计数器、六进制计数器、12500的分频器、数据选择器、和显示译码器等组成。在整个秒表中最关键的是如何获得一个精确的100HZ计时脉冲，除此之外，整个秒表还需有一个启动信号和一个清零信号，以便秒表能随意停止及启动。

秒表有共有6个输出显示，分别为百分之一秒、十分之一秒、秒、十秒、分、十分，所以共有6个计数器与之相对应，6个计数器的输出全都为BCD码输出

集大集成软件设计,电子钟设计

集成电路软件设计

基于VHDL的数字电子钟系统设计

学 院 信息工程学院 班 级 电科1112

姓 名 闭应明 学 号 2011850057

成 绩 指导老师 卫雅芬

2013 年 12 月 10 日

集大集成软件设计,电子钟设计

目录

一、摘要 ............................................................... 1

二、关键词 ............................................ 错误！未定义书签。 三、引言 ............................................... 错误！未定义书签。 四、设计要求 .......................................... 错误！未定义书签。 五、技术指标 .......................................................... 1 六、设计思想 ..............................

集大集成软件设计,电子钟设计

集成电路软件设计

基于VHDL的数字电子钟系统设计

学 院 信息工程学院 班 级 电科1112

姓 名 闭应明 学 号 2011850057

成 绩 指导老师 卫雅芬

2013 年 12 月 10 日

集大集成软件设计,电子钟设计

目录

一、摘要 ............................................................... 1

二、关键词 ............................................ 错误！未定义书签。 三、引言 ............................................... 错误！未定义书签。 四、设计要求 .......................................... 错误！未定义书签。 五、技术指标 .......................................................... 1 六、设计思想 ..............................

(此文档为word格式，下载后您可任意编辑修改！)

1.1将下列各式写成按权展开式：

（352.6）10=3×102+5×101+2×100+6×10-1 （101.101）2=1×22+1×20+1×2-1+1×2-3 （54.6）8=5×81+54×80+6×8-1 （13A.4F）16=1×162+3×161+10×160+4×16-1+15×16-2

1.2按十进制0~17的次序，列表填写出相应的二进制、八进制、十六进制数。

解：略

解：分别代表28=256和210=1024个数。

（1750）8=（1000）10 （3E8）16=（1000）10

1.5将下列各数分别转换为二进制数：（210）8，（136）10，（88）16

1.6 将下列个数分别转换成八进制数：（111111）2，（63）10，（3F）16

解：结果都为（77）8

解：结果都为（FF）16

1.8 转换下列各数，要求转换后保持原精度：

（0110.1010）余3循环BCD码=（1.1110）2

1.9 用下列代码表示（123）10，（1011.01）2：

解：（1）8421BCD码：

（123）10=（0001 00

eda技术与vhdl设计答案

【篇一：eda技术与vhdl复习练习题】

/p> 一、填空题

1、pld的中文含义是：________。 2、asic的中文含义是：________。

3、“与－或”结构的可编程逻辑器件主要由四部分构成：________、________、____________和____________。

4、可编程逻辑器件结构图中一般用“x”表示此编程单元为________。 6、可编程逻辑器件结构图中无任何标记表示此编程单元为________。

7、可编程逻辑器件按规模的大小一般分为________和_________。 8、低密度可编程逻辑器件的主要有________和_________。 9、gal器件________取代全部pal器件。 10、pal器件只能________次编程。 11、gal器件能________次编程。

12、gal器件________取代ttl器件。 13、gal器件采用________擦除。

14、pal和gal器件________在系统编程。 15、pal和gal器件需要使用________编程。 二、选择题

1、可编程逻辑器件pld的基本结构形式是_______: a