可综合的硬件描述语言

河北北方学院 毕业论文

题目： [ 出 租 车 计 价 器 ]

院 系：信息科学与工程学院 专 业：电 子 信 息 工 程 班 级： 2011级一班 姓 名： 李俊杰 学 号： 201142344 指导教师： 刘建军

日 期： 2013年12月

总体方案设计

一 设计要求 该出租车计价器实现功能：

1、行程≤4公里，且等待累计时间≤2分钟，起步费为8.0元。

2、行程4公里外，以每公里1.0元，等待累计时间2分钟外，以每分钟以1.0元计费。 3、能显示行驶公里数、等待累计时间和最后的总费用。 4、能通过修改程序来对计费要求实现改变。

用Verilog HDL语言设计符合上述功能要求的出租车计费器，并用层次化设计方法设计该电路，各计数器的计数状态用功能仿真的方法验证，并通过有关波形确认电路设计是否正

1技术，根据层次化设计理论，该设计问题自顶向下可分为分频模确。 方案论证 采用EDA○

块，控制模块 计量模块、译码和动态扫描显示模块，其系统框图如图所示：

二设计思想及原理

出租车的一般计费过程为：出租车载客后，启动

河北北方学院 毕业论文

题目： [ 出 租 车 计 价 器 ]

院 系：信息科学与工程学院 专 业：电 子 信 息 工 程 班 级： 2011级一班 姓 名： 李俊杰 学 号： 201142344 指导教师： 刘建军

日 期： 2013年12月

总体方案设计

一 设计要求 该出租车计价器实现功能：

1、行程≤4公里，且等待累计时间≤2分钟，起步费为8.0元。

2、行程4公里外，以每公里1.0元，等待累计时间2分钟外，以每分钟以1.0元计费。 3、能显示行驶公里数、等待累计时间和最后的总费用。 4、能通过修改程序来对计费要求实现改变。

用Verilog HDL语言设计符合上述功能要求的出租车计费器，并用层次化设计方法设计该电路，各计数器的计数状态用功能仿真的方法验证，并通过有关波形确认电路设计是否正

1技术，根据层次化设计理论，该设计问题自顶向下可分为分频模确。 方案论证 采用EDA○

块，控制模块 计量模块、译码和动态扫描显示模块，其系统框图如图所示：

二设计思想及原理

出租车的一般计费过程为：出租车载客后，启动

太原理工大学 夏路易

第1章 硬件描述语言VHDL

数字系统设计分为硬件设计和软件设计, 但是随着计算机技术、超大规模集成电路（CPLD、FPGA）的发展和硬件描述语言（HDL, Hardware Description Language）的出现，软、硬件设计之间的界限被打破，数字系统的硬件设计可以完全用软件来实现，只要掌握了HDL语言就可以设计出各种各样的数字逻辑电路。

1.1 老的硬件设计方法

老的硬件设计方法有如下几个特征： （1）

采用自下而上的设计方法

使用该方法进行硬件设计是从选择具体元器件开始，并用这些元器件进行逻辑电路设计，从而完成系统的硬件设计，然后再将各功能模块连接起来，完成整个系统的硬件设计， （2） （3）

采用通用逻辑元器件

在系统硬件设计的后期进行调试和仿真 通常采用74系列和CMOS4000系列的产品进行设计

只有在部分或全部硬件电路连接完毕，才可以进行电路调试，一旦考虑不周到，系统

1

太原理工大学 夏路易

设计存在较大缺陷，则要重新设计，使设计周期延长。 （4）

设计结果是一张电路图

当设计调试完毕后，形成电原理图，该图包括元器件型号和信号之间的互连关系等等。 老的硬件设计方法已经使用了几十

硬件描述语言实验七：编码器实验

1、实验目的：进一步练习VHDL语言组合逻辑的描述方法。

2、实验环境：PC个人计算机、Windows XP操作系统、Quartus II集成开发环境软件。 3、实验要求：设计一个具有无有效输入标志和非法输入标志输出的8-3编码器，实体名称为“encode_8_3”，其引脚名称和逻辑功能如下表所示。

4、实验步骤：①建立工程、②编辑代码、③编译及修改错误、④建立仿真波形并仿真、⑤根据仿真结果分析设计是否正确。

实验报告要求：实验报告头部写明实验题目、实验人姓名、实验人学号，实验地点、实验时间等。实验报告正文写明实验名称、实验目的、实验环境、设计要求、实验步骤、实验结果及分析。

第一题：

用Verilog语言的结构描述和行为描述分别设计下面的电路。

A[0]B[0]A[1]B[1]A[2]B[2]

结构描述： 设计代码： module equal(y,a,b); input[2:0] a,b; output y; wire w1,w2,w3; xor U1(w1,a0,b0)， U2(w2,a1,b1)， U3(w3,a2,b2); nor U4(y,w1,w2,w3); endmodule 仿真代码： `timescale 1ns/1ns module equal_clk; reg[5:0]c;

equal U1(.y(y),.a({c5,c4,c3}),.b({c2,c1,c0})); initial begin

c=6'b000_000; forever #2 c=c+1; end

initial #500 $finish; initial

$minitor($time,\1,c0},y);

endmodule 行为描述： 设计代码：

module compare1(equal,a,b); inp

第三章 硬件描述语言VHDL的基本框架介绍

3.1 概述

3.1.1 硬件描述语言的简介

硬件描述语言（Hardware Description Language, HDL），是描述硬件电路的功能、信号连接关系及时序关系的语言。常用硬件描述语言有VHDL、Verilog HDL和ABEL语言。

VHDL的英文全名是VHSIC（Very High Speed Integrated Circuit）Hardware Description Language（超高速集成电路硬件描述语言）。它诞生于1982年美国国防部提出的超高速集成电路计划，其目的是为了在各个承担国防部订货的集成电路厂商之间建立一个统一的设计数据和文档交换格式。1987年底被IEEE 和美国国防部确认为标准硬件描述语言。自IEEE公布了VHDL的标准版本(IEEE-1076)之后，各EDA公司相继推出了自己的VHDL设计环境，或宣布自己的设计工具可以和VHDL接口。此后VHDL在电子设计领域得到了广泛的接受，并逐步取代了原有的非标准硬件描述语言。1993年，IEEE对VHDL进行了修订，从更高的抽象层次和系统描述能力上扩展VHDL的内容，公布了新版本的VHDL，即IEEE标准的1

目录

一、实验要求 ......................................................................................................................................................... 2

二、参考内容 ......................................................................................................................................................... 3

1.与门逻辑的 VHDL 的源文件 ................................................................ 3

2.四位二进制数转换成七段数码管显示的译码器 VHDL 的源文件。 . 3

3.四位二进制器加减计数器 VHDL 的源文件。 .................................... 4

4. 50M 分频器的 V

有用

2 .逻辑代数与硬件描述语言基础 逻辑代数与硬件描述语言基础2.1 2.2 逻辑代数 逻辑函数的卡诺图化简法

2.3 硬件描述语言 硬件描述语言Verilog HDL基础 基础

有用

教学基本要求1,熟悉逻辑代数常用基本定律,恒等式 熟悉逻辑代数常用基本定律, 和规则. 和规则. 掌握逻辑代数的变换和卡诺图化简法; 2,掌握逻辑代数的变换和卡诺图化简法; 熟悉硬件描述语言Verilog HDL 3,熟悉硬件描述语言

有用

2.12.1.1

逻辑代数逻辑代数的基本定律和恒等式

2.1.2 逻辑代数的基本规则 2.1.3 逻辑函数的变换及代数化简法

有用

2.1

逻辑代数

逻辑代数又称布尔代数. 逻辑代数又称布尔代数.它是分析和设计现代数字逻辑电路不 又称布尔代数 可缺少的数学工具.逻辑代数有一系列的定律,定理和规则, 可缺少的数学工具.逻辑代数有一系列的定律,定理和规则,用 于对数学表达式进行处理,以完成对逻辑电路的化简,变换, 于对数学表达式进行处理,以完成对逻辑电路的化简,变换,分 析和设计. 析和设计. 逻辑关系指的是事件产生的条件和结果之间的因果关系. 逻辑关系指的是事件产生的条件和结果之间的因果关系.在数 字电路中往往是将事情的条件作为输入信号, 字电

2011-5-28 大作业参考资料： 1.试就一种常用软件体系结构说明其概念、结构模型与应用领域，并结合该体系结构的应用，用一种ADL来描述该体系结构。 2.结合某一应用，编写一个XML文档，并将其与一个XML Scheme对应起来，最后用一种方法来解析该XML文件。 3.登录Oracle网站，学习Java FX 的使用方法，编写一个小型Java FX应用。（选作） 4.通过网络学习Flex，用Flex编写一个应用程序。（选作） 5.给出三种常用的Java 设计模式，并用Java语言给出其实现的实例。 电子稿文件名格式：学号+姓名+软件体系结构期末作业.DOC 软件体系结构描述语言(ADL)

要点浏览

本章将对学术界常见的体系结构描述语言进行介绍.由于研究流派不同,各种ADL的设计和能力也不尽相同.本章选取五种比较典型的ADL作为代表,希望能让读者了解主流ADL的基本能力,主要功能和应用范围.为了让读者对各种ADL有一个更为清晰的认识,本章最后还对这五种典型的ADL进行了比较全面的比较. 通过本章的学习,您将能:

了解主流ADL的语法和语义 掌握主流ADL的特点 区分主流ADL的不同 总体介绍

任何一个软件系统都有结构,在系统开发过程中

2011-5-28 大作业参考资料： 1.试就一种常用软件体系结构说明其概念、结构模型与应用领域，并结合该体系结构的应用，用一种ADL来描述该体系结构。 2.结合某一应用，编写一个XML文档，并将其与一个XML Scheme对应起来，最后用一种方法来解析该XML文件。 3.登录Oracle网站，学习Java FX 的使用方法，编写一个小型Java FX应用。（选作） 4.通过网络学习Flex，用Flex编写一个应用程序。（选作） 5.给出三种常用的Java 设计模式，并用Java语言给出其实现的实例。 电子稿文件名格式：学号+姓名+软件体系结构期末作业.DOC 软件体系结构描述语言(ADL)

要点浏览

本章将对学术界常见的体系结构描述语言进行介绍.由于研究流派不同,各种ADL的设计和能力也不尽相同.本章选取五种比较典型的ADL作为代表,希望能让读者了解主流ADL的基本能力,主要功能和应用范围.为了让读者对各种ADL有一个更为清晰的认识,本章最后还对这五种典型的ADL进行了比较全面的比较. 通过本章的学习,您将能:

了解主流ADL的语法和语义 掌握主流ADL的特点 区分主流ADL的不同 总体介绍

任何一个软件系统都有结构,在系统开发过程中