集成电路版图基础

四．版图技巧Z 1．对敏感线的处理

对敏感线来说，至少要做到的是在它的走线过程中尽量没有其他走线和它交叉。因为走线上的信号必然会带来噪声，交错纠缠的走线会影响敏感线的信号。

对于要求比较高的敏感线，则需要做屏蔽。具体的方法是，在它的上下左右都连金属线，这些线接地。比如我用M3做敏感线，则上下用M2和M4重叠一层，左右用M3走，这些线均接地。等于把它像电缆一样包起来。

2．匹配问题的解决

电路中如果需要匹配，则要考虑对称性问题。比如1：8的匹配，则可以做成3×3的矩阵，“1”的放在正中间，“8”的放在四周。这样就是中心对称。如果是2：5的匹配，则可以安排成AABABAA的矩阵。

需要匹配和对称的电路器件，摆放方向必须一致。周围环境尽量一致。

3．噪声问题的处理

噪声问题处理的最常用方法是在器件周围加保护环。

Nmos管子做在衬底上 因此周围的guardring是Pdiff，在版图上是一层PPLUS,上面加一层DIFF，用CONTACT连M1。Pdiff接低电位。

Pmos管子做在NWELL里面 因此周围的GUARDING是Ndiff，在版图上先一层NPLUS，上面加一层DIFF，用CONTACT

集成电路版图设计

班级 姓名 学号

摘要：介绍了集成电路版图设计的各个环节及设计过程中需注意的问题，然后将IC版图设计与PCB版图设计进行对比，分析两者的差异。最后介绍了集成电路版图设计师这一职业，加深对该行业的认识。

关键词: 集成电路版图设计 PCB版图设计 版图设计师

Abstract

Introduces the integrated circuit layout design each link and the problems needing attention in the design process, and then the IC layout design and PCB layout design are compared, analyzed the differences. Finally introduced the IC Layout Designer this occupation, deepen the understanding of the industry.

Keyw

中国集成电路产业基金投资版图详解

一、 集成电路产业投资基金迎来密集投资期

规模近 1400亿的国家集成电路产业基金已经进行了数笔投资，各集成电路产业聚集的省市亦纷纷成立地方集成电路基金，整个中国的集成电路产业正迎来规模空前的密集投资期，而这仅仅是资本驱动产业升级的开始，亦成为今年半导体股票投资的主线。

本篇报告，我们经过深度产业链调研，将以投资地图的形式，在 A 股市场上首次以产业基金投资角度深度梳理了中国集成电路产业投资方向和标的，以供按图索骥。

国家大基金已经投资了 IC 设计、制造、封测、设备四大领域四大龙头紫光集团、中芯国际、长电科技、中微半导体以及艾派克和格科微两大具备特色的公司。我们认为半导体设计、制造、封测、设备/材料四大领域第二梯队核心公司和细分芯片龙头有望迎来大基金下一轮投资。我们归纳这些潜在投资标的如下：

集成电路设计：

1) 同方国芯-军工和智能卡芯片双轮驱动，打开长线成长空间。

1 / 26

2) 大唐电信-基带技术领先，汽车半导体芯片国内独家。

3) CEC-整合旗下集成电路资产，资本运作值得关注，上海贝岭等存资产注入预期

4) 瑞芯微-国内最好的AP设计公司，与Intel深度合作。 5) 南瑞智芯-电力系统芯

CMOS模拟集成电路版图设计基础教程

薛晓博

Oct. 20th, 2013

Outline

?初识工艺流程与版图设计?Layout-XL 基本使用方法?快捷键与小技巧

?DRC 与LVS

?版图寄生参数提取与后仿真2013-10-302Institute of VLSI Design, Zhejiang

University

?初识工艺流程与版图设计?Layout-XL 基本使用方法

?快捷键与小技巧

?DRC 与LVS

?版图寄生参数提取与后仿真2013-10-303Institute of VLSI Design, Zhejiang

University

初识工艺流程和版图设计

如何将设计的电路制作出来

?芯片生产厂商通过特定的加工工艺将三维立体的器件和导线集成制造在硅片上

集成电路工艺制造的特点

?利用光刻、氧化、参杂注入、离子刻蚀等手段由底及高一层一层地将器件和导线制作成型

如何理解集成电路工艺

?如堆叠积木般一层一层地将器件与连线制造出来，制作每一层的时候如同雕刻图章

2013-10-304Institute of VLSI Design, Zhejiang

University

初识工艺流程和版图设计 什么是版图（Layout ）

?版图实质上是将立体的器件与导线投影到每一

1、描述集成电路工艺技术水平的五个技术指标及其物理含义 ⑴ 集成度(Integration Level)：以一个IC芯片所包含的元件(晶体管或门/数)来衡量，（包括有源和无源元件）。

⑵ 特征尺寸 (Feature Size) /（Critical Dimension）：特征尺寸定义为器件中最小线条宽度(对MOS器件而言，通常指器件栅电极所决定的沟道几何长度)，也可定义为最小线条宽度与线条间距之和的一半。

⑶ 晶片直径(Wafer Diameter)：当前的主流晶圆的尺寸为12吋(300mm)，正在向18吋(450mm)晶圆迈进。

⑷ 芯片面积(Chip Area)：随着集成度的提高，每芯片所包含的晶体管数不断增多，平均芯片面积也随之增大。

⑸ 封装（Package）：指把硅片上的电路管脚，用导线接引到外部接头处，以便于其它器件连接。封装形式是指安装半导体集成电路芯片用的外壳。

2、简述集成电路发展的摩尔定律。

2 集成电路芯片的集成度每三年提高4倍，而加工特征尺寸缩小 倍，这就是摩尔定律。当价格不变时，集成电路上可容纳的晶体管数目，约每隔18个月便会增加一倍，性能也将提升一倍 3、集成电路常用的材料有哪些？

集成电路中常用的材

《集成电路版图设计》实践报告

福州大学物信学院

《集成电路版图设计》 实验报告

姓 名： 席高照 学 号： 111000833 系 别： 物理与信息工程 专 业： 微电子学 年 级： 2010 指导老师： 江浩

1

《集成电路版图设计》实践报告

一、 实验目的

1. 2. 3. 4. 5. 6.

掌握版图设计的基本理论。 掌握版图设计的常用技巧。

掌握定制集成电路的设计方法和流程。

熟悉Cadence Virtuoso Layout Edit软件的应用

学会用Cadence软件设计版图、版图的验证以及后仿真

熟悉Cadence软件和版图设计流程，减少版图设计过程中出现的错误。

二、 实验要求

1.根据所提供的反相器电路和CMOS放大器的电路依据版图设计的规则绘制电路的版图，同时注意CMOS查分放大器电路的对称性以及电流密度（通过该电路的电流可能会达到5mA） 2.所设计的版

模

拟

电

子

技

术

第3章 模拟集成电路基础3.1 概述 3.2 电流源电路 3.3 差动放大电路 3.4 功率放大电路 3.5 集成电路

中南大学信息科学与工程学院

模

拟

电

子

技

术

3.1 概述集成电路是一种将“管”和“路”紧密结合的器件， 它以半 导体单晶硅为芯片， 采用专门的制造工艺， 把晶体管、 场效应 管、 二极管、 电阻和电容等元器件及它们之间的连线所组成的完 整电路制作在一起， 使之具有特定的功能。 集成电路体积小、 重量轻、 耗电少、 可靠性高， 已成为现代电子器件的主体。 集 成电路分数字与模拟两大类。 集成电路体积小、 重量轻、 耗电少、 可靠性高， 已成为现 代电子器件的主体。 集成电路分数字与模拟两大类。模拟集成电路的种类很多， 有集成运算放大器(简称集成运放), 集成功率放大器， 集成模拟乘法器， 集成锁相环， 集成稳压器等。 在模拟集成电路中， 集成运算放大器是最为重要、 用途最广的一 种， 这里主要介绍集成运放的内部电路、 工作原理、 性能指标及 常用等效模型。

中南大学信息科学与工程学院

模

拟

电

子

技

术

3.1.1 集成电路中的元器件特点(1)集成电路中的元器件是在相同的工艺条件下做出的， 邻近 的器件具有良好的对称性， 而且受环境温

各种集成电路的代换

集成电路代换

集成块代换

各种集成电路的代换

BA2165 BA328 BA3308 BA3910 BA4220 BA422O BA4260 BA4260 BA4558 BA536 BA5402 BA6124 BA6137 BA6209 BA6238 BA6654 BH3856FS BH3856S BR24C04F-E 2 SMD BT9151-3 BU2741 BU2744 BU3856S CA1190 CA1310 CA1458 CA3045 CA3046 CA3065 CA3068 CA3080 CA3086 CA3089 CA3189 CA324 CA324 CA339 CA4000 CA555 CA741 CA741

KA287,LB1433 LA3161 KA22241 BA3918 HA12413 HA12413,KA2242, KA42243 KA22247,LA1260 KA2247 RC4558,CA1458 BA5402 BA536 KA2284,AN6884, LB1403 KA2285,KB1423 I281P KA8305 DBL1016 BU3856FS BU3856 CAR24WC08JI UM915

电子科学与技术专业教程专业课

第2章 集成电路的基本制造 工艺及版图设计2.1 集成电路的基本制造工艺

2.2 集成电路的封装工艺2.3 集成电路版图设计

电子科学与技术专业教程专业课

半个多世纪前的1947年贝尔实验室发明了晶体管；1949年 Schockley发明了双极(Bipolar)晶体管；1962年仙童公司首

家推出TTL(TransistorTransistor Logic)系列器件；1974年ECL(EmitterCoupled Logic)系列问世。双极系列速度快， 但其缺点是功耗大，难以实现大规模集成。 20世纪70年代初期，MOSFET(MetalOxide Semiconductor FieldEffect Transistor)晶体管异军突起。

电子科学与技术专业教程专业课

现在，CMOS(Complementary MOS)已经无以替代地占据 统治地位，对其不断的改进，包括采用硅栅、多层铜连线等，使 得其速度和规模都已达到相当高度。然而功耗又重新变成CMOS 设计中的重大难题，人们在不断地寻求突破性进展。 目前，GaAs(Gallium Arsenide, 砷化镓)工艺仍然是使器件

速度最快的半导体工艺，它使器件可以工作在

4#210宿舍 集体版总结

引言

第一只晶体管 ?第一只晶体管, AT&T Bell Lab, 1947 ?第一片单晶锗, 1952

?第一片单晶硅, 1954 (25mm，1英寸) ?第一只集成电路（IC）, TI, 1958 ?第一只IC商品, Fairchild, 1961

摩尔定律晶体管最小尺寸的极限 ?价格保持不变的情况下晶体管数每12月翻一番，1980s后下降为每18月翻一番；

?最小特征尺寸每3年减小70%

?价格每2年下降50%；

IC的极限

?硅原子直径: 2.35 ?；

?形成一个器件至少需要20个原子；

?估计晶体管最小尺寸极限大约为50 ?或0.005um，或5nm。

电子级多晶硅的纯度

一般要求含si>99.9999以上，提高纯度达到

99.9999999—99.999999999%（9-11个9）。其导电性介于10-4-1010

? /cm。电子级高纯多晶硅以9N以上为宜。

1980s以前半导体行业的模式

1980s以前：大多数半导体公司自己设计、制造和测试IC芯片，如 Intel，IBM

1990s以后半导体行业的模式

F&F模式，即Foundry(代工)+Fabless(无生产线芯片设计),

什么是Foundry