d触发器及其应用实验报告

实验八 D触发器及其应用

一、实验目的

1．熟悉基本D触发器的功能测试；

2．了解触发器的两种触发方式（脉冲电平触发和脉冲边沿触发）及触发特点；

3．熟悉触发器的实际应用；

4.了解并掌握 Multisim仿真软件的使用。

二、实验设备

数字实验电路箱，74LS74，导线若干，Multisim数电仿真软件。

74LS74引脚图 74LS74逻辑图

21D4~1PR1Q5U1A31CLK~1Q6~1CLR174LS74D三、实验原理

D触发器在时钟脉冲CP的前沿（正跳变0到1）发生翻转，触发器的次态

取决于脉冲上升沿到来之前D端的状态，即

=D。

因此，它具有置0、置1两种功能。由于CP=1期间电路具有维持阻塞作用，所以在CP=1期间，D端的数据状态变化，不会影响触发器的输出状态。

和

分别是决定触发器初始状态

和

的直接置0、置1

端。当不需要强迫置0、置1时，端都应置高电平（如接+5V

电源）。74LS74、74LS175等均为上升沿触发的边沿触发器。触发器的应用很广，可用作数字信号的寄存，移位寄存，分频和波形发生器等。

四、实

实验目的与要求： 实验目的：

（1）熟悉并掌握RS、D、JK、T触发器的构成、工作原理和功能测试方法； （2）掌握不同逻辑功能触发器的相互转换；

（3）掌握三态触发器和锁存器的功能及使用方法； （4）学会触发器、三态触发器、锁存器的应用。 预习要求：

（1）复习各种触发器的工作原理、逻辑功能及不同结构形式触发器的触发方式、工作特性；

（2）熟悉集成D触发器、JK触发器、三态输出RS触发器、D锁存器的引脚排列及功能；

（3）复习各种触发器之间的功能转换方法。 实验报告要求：

（1）整理实验数据并填表；

（2）写出任务二、任务三的实验步骤并画出实验接线图； （3）画出任务三的接线图及相应表格； （4）总结各类触发器的特点。 方法、步骤：

任务一 维持-阻塞型D触发器的功能测试

74LS74的引脚排列图如图4-19所示。图中，SD、RD端分别为异步置1端、置0端（或称异步置位、复位端），CP为时钟脉冲端。

1RD 1 14 VCC

1D 2 13 2RD

1CP 3 12

触发器及其应用

实验四

触发器及其应用

触发器及其应用

实验四实验目的

触发器及其应用

1. 掌握基本RS触发器、JK触发器、D触发器和T触发器的逻辑功能。 2. 熟悉各类触发器之间逻辑功能的相互转换方法。 3. 了解触发器的应用。

触发器及其应用

实验四实验内容

触发器及其应用

1.测试基本RS触发器的逻辑功能 ★选做 2.测试双JK触发器74LS73逻辑功能 3.测试双D触器74LS74的逻辑功能 ★选做 4. 触发器的转换 ① ② 将JK触发器加上门电路转化成D触发器。 将D触发器加上连接，构成T’触发器。

5. 触发器的应用，利用74175的D触发器构成下面电路。 ① 竞赛抢答电路 ① 移位寄存器

触发器及其应用

实验四实验原理

触发器及其应用

触发器是组成时序逻辑电路的基本单元之一，具有记忆功能的二进制信息存贮器件。在外 加信号的作用下，触发器可以从一个稳定状态转变为另一个稳定状态。 RS触发器：图6—1所示电路为由两个“与非”门交叉耦合而成的基本RS触发器，它是无 触发器： 触发器 时钟控制低电平 低电平直接触发的触发器，有直接置位、复位的功能，是组成各种功能触发器 低电平 的最基本单元。基本RS触发器也可以用两个“或非”门组成，它是高电平 高电平直接触发的触

实验三 集成触发器及其应用

一、实验目的

1、掌握基本RS、JK、D和T触发器的 逻辑功能； 2、掌握集成触发器的使用方法和逻辑 功能的测试方法； 3、熟悉触发器之间的相互转换的方法； 4、了解触发器的脉冲工作特性。

二、实验原理组合电路： 不含记忆元件、无反馈 、输出与原来状态无关 时序电路： 含记忆元件 触发器： 、有反馈、输出与原来状态有关

具有记忆功能的二进制存贮器件，是构成 时序电路的基本逻辑单元。

触发器特点： 1.有两个能够保持的稳定状态，分别用来表示逻辑0和逻辑1。 2. 在适当输入信号作用下，可从一种状态翻转到另一种状态； 在输入信号取消后，能将获得的新状态保存下来。 触发器分类： 按触发方式分：电位触发方式、主从触发方式及边沿触发方式 按逻辑功能分：R-S触发器、D触发器、J-K触发器和T触发器

边沿型触发器(1)、工作原理 主从触发器：CP=1,若J、K变化，触发器的状态与真值表不对应 对激励信号要求严格。 边沿触发器：上升沿触发或下降沿触发，激励端的信号在触发 时间的前后几个延迟时间内保持不变，便可以稳定地根据激励 输入翻转。(2)、维持-阻塞D触发器 (一)逻辑符号

D:输入 CP:时钟控制，上升沿触发 RD、SD:异步置0、置1

基 于 CMOS 的 D 触 发 器 的 设 计

一、设计目的：

1、进一步熟悉cadence软件的使用； 2、掌握cadence的原理图编辑及修改方法； 3、掌握cadence前仿的参数设置和方法； 4、掌握D触发器的功耗、截止频率和瞬态仿真。

二、设计和原理：

触发器是一个具有记忆功能的二进制信息存储器件，是构成多种时序电路的最基本逻辑单元。D触发器在CLK 有效电平期间将D的状态输出。用CMOS 做器件是集成电路的发展方向。本次实验设计是用MOS 器件设计一个D触发器。通过D触发器的功能设计电路图，再转换为MOS 器件的电路。

设计主要是根据D触发器的特性来设计的。根据它的特性表画原理图

D触发器的功能表如下；

当CLK = 1 时触发器的Q*=D；当CLK = 0，触发器将保持不变，即Q*=Q。

D触发器的原理图：

和主要参数：

三、设计仿真：

1、瞬态仿真 ①放参数设置

②仿真结果

2、功耗仿真 ①电流波形

②平均电流值

数据库技术与应用

实验报告七

班级： 机械因材 学号： 16 姓名：高永吉 一：实验名称：存储过程及触发器 二，实验目的：

⑴ 使用系统常用的存储过程； ⑵ 掌握存储过程的创建及应用 (3) 理解触发器的概念； (4) 掌握触发器的创建及应用。 三．实验内容、过程和结果： 存储过程

1创建一个存储过程，查看学号为1（根据实际情况取）的学生的信息，包括该学生的学号，班级编号，姓名。（提示：查询涉及到表Student） 2执行1中创建的存储过程。

3使用输入参数创建题1中的存储过程。题1中所创建的存储过程只能学号为1的学生信息进行查看，要想对其他学生进行查看，需要进行参数传递。

4执行3中创建的存储过程，（1）按位置传递参数；（2）通过参数名传递参数； 5触发器

1） 在课程表Course上创建一个触发器，该触发器被操作DELETE所触发，且要求触发触发器的DELETE语句在执行被取消。

2）在表Student中建立插入触发器, 插入一条记录时，若年龄>100或者年龄<=0,拒绝插入记录并显示：“年龄不符合规定，无法插入此记录！”；

3） 创建一个触发器，如果在Student表中添加或更改数据，向客户端显示一条消息“你正在插入或修改学生表的数据”，要求触发触发器的DELETE、UPDATE语句

实训五 触发器及其应用

一、实验目的

1、掌握基本RS、JK、D和T触发器的逻辑功能 2、掌握集成触发器的逻辑功能及使用方法 3、熟悉触发器之间相互转换的方法 二、实验原理

触发器具有两个稳定状态，用以表示逻辑状态“1”和“0”，在一定的外界信号作用下，可以从一个稳定状态翻转到另一个稳定状态，它是一个具有记忆功能的二进制信息存贮器件，是构成各种时序电路的最基本逻辑单元。 1、基本RS触发器

图8－1为由两个与非门交叉耦合构成的基本RS触发器，它是无时钟控制低电平直接触发的触发器。基本RS触发器具有置“0”、置“1”和“保持”三种功能。通常称S为置“1”端，因为S＝0（R＝1）时触发器被置“1”；

R为置“0”端，因为R＝0（S＝1）时触发器被置“0”，当S＝R＝1时状

态保持；S＝R＝0时，触发器状态不定，应避免此种情况发生，表9－1为基本RS触发器的功能表。

基本RS触发器。也可以用两个“或非门”组成，此时为高电平触发有效。 表8－1 输 入 S 输 出 Qn+1 1 0 Q φ nn+1Q R 1 0 1 0 0 1 1

EDA实验报告

实验目的：

1.触发器的工作原理。

2.基本时序电路的VHDL代码编写。 3.按键消抖电路应用。

4.定制LPM原件。

5.VHDL语言中元件例化的使用。 6.移位寄存器的工作原理及应用。

实验要求：

1.运用LPM原件定制DFF触发器，并调用LPM 定制的DFF触发器，用VHDL语言的元件例化实现消抖电路并了解其工作原理。

2. 移位寄存器是用来寄存二进制数字信息且能进行信息移位的时序逻辑电路。根据移位寄

存器存取信息的方式不同可分为串入串出、串入并出、并入串出、并入并出4种形式，并通过数码管显示出来。

实验原理：

1.消抖电路

由于一般的脉冲按键与电平按键采用机械开关结构，其核心部件为弹性金属簧片。按键信号在开关拨片与触点接触后经多次弹跳才会稳定。本实验采用消抖电路消除抖动以获得一个稳定的电平信号。 2.移位寄存器

移位寄存器具有左移、右移、并行输入数据、保持及异步清零5种功能。其中A、B、C、D为并行输入端，QA、QB、

QC、QD为并行输出端；SRSI为右移串行输入端，SLSI为左

移串行输入端；S1、S0为模式控制端；CLRN为异步清零端；CLK为时钟脉冲输入端。

实验具体步骤：

1.消抖电路

(1).用lpm定制DFF

实验目的：1.触发器的工作原理。2.基本时序电路的VHDL代码编写。3.按键消抖电路应用。4.定制LPM原件。5.VHDL语言中元件例化的使用。6.移位寄存器的工作原理及应用。实验要求：1.运用LPM原件定制DFF触发器,并调用LPM 定制的DFF触发器,用VHDL语言的元件例化实现消抖电路并了解其工作原理。

EDA实验报告

实验目的：

1.触发器的工作原理。

2.基本时序电路的VHDL代码编写。

3.按键消抖电路应用。

4.定制LPM原件。

5.VHDL语言中元件例化的使用。

6.移位寄存器的工作原理及应用。

实验要求：

1.运用LPM原件定制DFF触发器，并调用LPM 定制的DFF触发器，用VHDL语言的元件例化实现消抖电路并了解其工作原理。

2. 移位寄存器是用来寄存二进制数字信息且能进行信息移位的时序逻辑电路。根据移位寄存器存取信息的方式不同可分为串入串出、串入并出、并入串出、并入并出4种形式，并通过数码管显示出来。

实验原理：

1.消抖电路

由于一般的脉冲按键与电平按键采用机械开关结构，其核心部件为弹性金属簧片。按键信号在开关拨片与触点接触后经多次弹跳才会稳定。本实验采用消抖电路消除抖动以获得一个稳定的电平信号。

2.移位寄存器

移位寄存器具有左移、右移、并行输入

实验目的：1.触发器的工作原理。2.基本时序电路的VHDL代码编写。3.按键消抖电路应用。4.定制LPM原件。5.VHDL语言中元件例化的使用。6.移位寄存器的工作原理及应用。实验要求：1.运用LPM原件定制DFF触发器,并调用LPM 定制的DFF触发器,用VHDL语言的元件例化实现消抖电路并了解其工作原理。

EDA实验报告

实验目的：

1.触发器的工作原理。

2.基本时序电路的VHDL代码编写。

3.按键消抖电路应用。

4.定制LPM原件。

5.VHDL语言中元件例化的使用。

6.移位寄存器的工作原理及应用。

实验要求：

1.运用LPM原件定制DFF触发器，并调用LPM 定制的DFF触发器，用VHDL语言的元件例化实现消抖电路并了解其工作原理。

2. 移位寄存器是用来寄存二进制数字信息且能进行信息移位的时序逻辑电路。根据移位寄存器存取信息的方式不同可分为串入串出、串入并出、并入串出、并入并出4种形式，并通过数码管显示出来。

实验原理：

1.消抖电路

由于一般的脉冲按键与电平按键采用机械开关结构，其核心部件为弹性金属簧片。按键信号在开关拨片与触点接触后经多次弹跳才会稳定。本实验采用消抖电路消除抖动以获得一个稳定的电平信号。

2.移位寄存器

移位寄存器具有左移、右移、并行输入