河北工业大学计算机组成原理实验

实验一存储器实验

一、实验目的

了解静态随机存取存贮器的工作原理；掌握读写存贮器的方法。

二、实验原理

实验仪的存贮器MEM单元选用一片静态存贮器6116（2K×8bit）存放程序和数据。

CE：片选信号线，低电平有效，实验仪已将该管脚接地。

OE：读信号线，低电平有效。

WE：写信号线，低电平有效。

A0..A10: 地址信号线。

I/O0..I/O7:数据信号线。

SRAM6116功能表

存贮器挂在CPU的总线上，CPU通过读写控制逻辑，控制MEM的读写。实验中的读写控制逻辑如下图：

读写控制逻辑

M_nI/O用来选择对MEM还是I/O读写，M_nI/O = 1，选择存贮器MEM；M_nI/O = 0，选择I/O设备。nRD = 0为读操作；nWR = 0为写操作。对MEM、I/O的写脉冲宽度与T2一致；读脉冲宽度与T2+T3一致，T2、T3由CON单元提供。

存贮器实验原理图

存贮器数据信号线与数据总线DBus相连；地址信号线与地址总线ABus相连，6116的高三位地址A10..A8接地，所以其实际容量为256字节。

数据总线DBus、地址总线ABus、控制总线CBus与扩展区单元相连，扩展区单元的数码管、发光二极管上显示对应的数据。

IN单元通过一片74HC245(三

实验一 存储器实验

一、实验目的

了解静态随机存取存贮器的工作原理；掌握读写存贮器的方法。

二、实验原理

实验仪的存贮器MEM单元选用一片静态存贮器6116（2K×8bit）存放程序和数据。

CE：片选信号线，低电平有效，实验仪已将该管脚接地。 OE：读信号线，低电平有效。 WE：写信号线，低电平有效。 A0..A10: 地址信号线。 I/O0..I/O7:数据信号线。

CE 1 0 0 0 OE × 0 1 0 WE × 1 0 0 SRAM6116功能表

存贮器挂在CPU的总线上，CPU通过读写控制逻辑，控制MEM的读写。实验中的读写控制逻辑如下图：

功能 不选中6116 读 写 不确定

读写控制逻辑

M_nI/O用来选择对MEM还是I/O读写，M_nI/O = 1，选择存贮器MEM；M_nI/O = 0，选择I/O设备。nRD = 0为读操作；nWR = 0为写操作。对MEM、I/O的写脉冲宽度与T2一致；读脉冲宽度与T2+T3一致，T2、T3由CON单元提供。

存贮器实验原理图

存贮器数据信号线与数据总线DBus相连；地址信号线与地址总线ABus相连，6116的高三位地址A10..A8接地，所以其实际容量为256字节。

数据总线

按课本顺序的历年试题（08-12年）汇总

第一章

第一章主要掌握冯.诺伊曼的思想、硬件各部分名称、多级层次结构各层次的名称和顺序，在第一章小结里都有p15。

P9（2009-2010学年第1学期 填空）按照冯.诺伊曼的思想，将解决问题的指令序列存放到存储器中，这叫 。

P11（2009-2010学年第2学期 填空）计算机的硬件包括：运算器、 、 、适配器、输入输出设备。

P11（2011-2012学年第2学期 填空）计算机的硬件是由有形的电子器件构成，它包括 、存储器、 、适配器、输入输出设备。

P13-14（2008-2009学年第1学期 填空）计算机系统是一个由硬件、软件组成的多级层次结构，它通常由 、一般机器级、 、汇编语言级和高级语言级组成。

P13-14（2010-2011学年第1学期 填空）计算机系统是一个由硬件、软件组成的多级层次结构，它通常由 ⑴ 、一般机器级、操作系统级、汇编语言级和高级语言级组成。 P13-14（201

乘法器

实验目的

1、掌握乘法器以及booth乘法器的原理

实验步骤

1、 如果未安装ByteBlaster，参照实验一的配置文件的安装。 2、 连接JTAG和USB通信线，打开电源。

3、打开Quartus->tools->programmer，将booth_multiplier.sof下载到FPGA中。注意进行programmer时，应在program/configure下的方框中打勾，然后下载。

4、在实验台上通过模式开关选择FPGA独立调试模式010。

5、将短路子DZ3短接且短路子DZ4断开，使FPGA-CPU所需要的时钟使用正单脉冲时钟。

2.4、实验现象

本实验实现4位数的Booth乘法（有符号数乘法）。 输入输出规则对应如下：

1、输入的4位被乘数（multiplicand）md3～md0对应开关SD11～SD8。 2、输入的4位乘数（multiplier）mr3～mr0对应开关SD3～SD0。 3、按单脉冲按钮，输入脉冲，也即节拍。

4、乘积product（8位）p7~p0对应灯A8～A1，辅助位A0。 5、当计算结束时，final信号为1，对应灯R7。

如表2.5的booth算法举例

目 录

第1篇 概 述 ............................................................................................................................... ２ 第2篇 实验项目 ............................................................................................................................. 4

实验1 运算器算术逻辑运算 ................................................................................................ 4 实验2 运算器进位控制实验 ................................................................................................ 7 实验3 运算器移位控制实验 .......

计算机组成原理实验报告

——实验二 算术逻辑单元的设计与实现

专 业： 计算机科学与技术（师范） 姓 名： 学 号： 指导老师： 完成日期：

韩玉佳

113100001 6 王晶 4.13

一、 实验目的

1. 掌握算术逻辑单元的结构与实现

2. 进一步熟悉Logisim、ISE软件和VHDL硬件描述语言 3. 理解NEXYS3开发板上数码管显示原理

二、 实验内容

分别用logisim、VHDL硬件描述语言实现一个32位的ALU，并进行仿真测试。

三、 实验过程

1、 设计分析 2、 添加元件 3、 连线

4、 功能测试 5、 练习

四、 实验结果

序运算 号 1 2 3 4 5 6 A+B A+B A-B A-B B A and B 输入信号 A B 输出信号 Cin_add Cin_sub aluc zero over Alu_out 不用 AAAA5555 5555AAAA 0 000 0 0 ffffffff 不用 AAAA5555 5555AAAA 1 000 1 0 00000000 AAAA5555 5555AAAA 不

目 录

第1篇 概 述 ............................................................................................................................... ２ 第2篇 实验项目 ............................................................................................................................. 4

实验1 运算器算术逻辑运算 ................................................................................................ 4 实验2 运算器进位控制实验 ................................................................................................ 7 实验3 运算器移位控制实验 .......

计算机组成原理实验报告

——实验 存储器的设计与实现

专 业： 计算机科学与技术（师范） 姓 名：

韩玉佳

学 号： 1131000016 指导老师： 完成日期：

王晶 2015.5.11

一、 实验目的

1、 了解IP核的使用方法 2、 理解存储器的功能及原理 3、 掌握存储器扩展的实现方式

二、 实验内容

1、 利用IP核分别实现256*32位的指令存储器、数据存储器 2、Logisim环境下实现存储器扩展

三、 实验过程

（1）

存储器扩展（位扩展）

Step1设计：现有8*8位的RAM存储器模块，请扩展为8*32位RAM存储空间

①放置元件 ②连线

Step2 测试：设置WE为1，OE为0，Address为“010”，Input为“00001000 00000100 00000010 00000001”。通过点击CLK来查看结果。

（2）

存储器扩展（字扩展）

Step1设计：现有8*8位的RAM存储器模块，请扩展为32*8位RAM存储空间

Step2 测试：设置WE为1，OE为0，Address为“01011”，Input为“00001111”。通过点击

计算机组成原理实验报告

——实验 存储器的设计与实现

专 业： 计算机科学与技术（师范） 姓 名：

韩玉佳

学 号： 1131000016 指导老师： 完成日期：

王晶 2015.5.11

一、 实验目的

1、 了解IP核的使用方法 2、 理解存储器的功能及原理 3、 掌握存储器扩展的实现方式

二、 实验内容

1、 利用IP核分别实现256*32位的指令存储器、数据存储器 2、Logisim环境下实现存储器扩展

三、 实验过程

（1）

存储器扩展（位扩展）

Step1设计：现有8*8位的RAM存储器模块，请扩展为8*32位RAM存储空间

①放置元件 ②连线

Step2 测试：设置WE为1，OE为0，Address为“010”，Input为“00001000 00000100 00000010 00000001”。通过点击CLK来查看结果。

（2）

存储器扩展（字扩展）

Step1设计：现有8*8位的RAM存储器模块，请扩展为32*8位RAM存储空间

Step2 测试：设置WE为1，OE为0，Address为“01011”，Input为“00001111”。通过点击

计算机组成原理实验指导书

河南师范大学

计算机与信息技术学院

TEC—4计算机组成原理实验系统

TEC—4计算机组成原理实验系统由北京邮电大学计算机学院、清华同方教学仪器设备公司、深圳拓普威电子技术有限公司联合研制。它是一个8位计算机模型实验系统，可用于大专、本科、硕士研究生计算机组成原理课程、计算机系统结构课程的教学实验，对提高学生的动手能力、提高学生对计算机整体和各组成部分的理解、提高学生的计算机系统综合设计能力都会有很大帮助。

一、TEC—4计算机组成原理实验系统特点

1．计算机模型简单、实用，运算器数据通路、控制器、控制台各部分划分清晰。

2．计算机模型采用了数据总线和指令总线双总线体制，能够实现流水控制。 3．控制器有微程序控制器或者硬布线控制器两种类型，每种类型又有流水和非流水两种方案。

4．寄存器堆由1片ispLSI1016组成，运算器由1片ispLSI1024组成，设计新颖。

5．实验台上包括了1片系统编程芯片ispLSI1032，学生可用它实现硬布线控制器。

6．该系统能做运算器组成、双端口存储器、数据通路、微程序控制器、中断、CPU组成与机器指令执行、流水微程序控制器、硬布线控制器、流水硬布线控制器等多种实验