触发器与时序逻辑电路实验

触发器与时序逻辑电路 77页

电子技术基础主编 李中发 制作 李中发2004年1月

触发器与时序逻辑电路 77页

第8章 触发器与时序逻辑电路

学习要点 触发器的工作原理及逻辑功能

时序逻辑电路的分析方法 寄存器、计数器的工作原理及构成

555定时器的工作原理及其应用

触发器与时序逻辑电路 77页

第8章 触发器与时序逻辑电路 8.1 双稳态触发器8.2 寄存器

8.3 计数器8.4 555定时器

触发器与时序逻辑电路 77页

8.1 双稳态触发器触发器是构成时序逻辑电路的基本逻辑部件。 它有两个稳定的状态：0状态和1状态； 在不同的输入情况下，它可以被置成0状 态或1状态； 当输入信号消失后，所置成的状态能够保 持不变。 所以，触发器可以记忆1位二值信号。根据逻 辑功能的不同，触发器可以分为RS触发器、 D触发器、JK触发器、T和T´触发器；按照结 构形式的不同，又可分为基本RS触发器、同 步触发器、主从触发器和边沿触发器。

触发器与时序逻辑电路 77页

8.1.1 RS触发器1、基本RS触发器信号输出端，Q=0、Q=1的状态称0 状态，Q=1、Q=0的状态称1状态，Q Q

电 路 组 成 和 逻 辑 符 号

Q & & SD

触发器与时序逻辑电路 77页

电子技术基础主编 李中发 制作 李中发2004年1月

触发器与时序逻辑电路 77页

第8章 触发器与时序逻辑电路

学习要点 触发器的工作原理及逻辑功能

时序逻辑电路的分析方法 寄存器、计数器的工作原理及构成

555定时器的工作原理及其应用

触发器与时序逻辑电路 77页

第8章 触发器与时序逻辑电路 8.1 双稳态触发器8.2 寄存器

8.3 计数器8.4 555定时器

触发器与时序逻辑电路 77页

8.1 双稳态触发器触发器是构成时序逻辑电路的基本逻辑部件。 它有两个稳定的状态：0状态和1状态； 在不同的输入情况下，它可以被置成0状 态或1状态； 当输入信号消失后，所置成的状态能够保 持不变。 所以，触发器可以记忆1位二值信号。根据逻 辑功能的不同，触发器可以分为RS触发器、 D触发器、JK触发器、T和T´触发器；按照结 构形式的不同，又可分为基本RS触发器、同 步触发器、主从触发器和边沿触发器。

触发器与时序逻辑电路 77页

8.1.1 RS触发器1、基本RS触发器信号输出端，Q=0、Q=1的状态称0 状态，Q=1、Q=0的状态称1状态，Q Q

电 路 组 成 和 逻 辑 符 号

Q & & SD

数字逻辑电路

第四部分: 时序逻辑电路

实验十二 触发器及其应用

一、实验目的

1、掌握基本RS、JK、T和D触发器的逻辑功能。 2、掌握集成触发器的功能和使用方法。 3、熟悉触发器之间相互转换的方法。

二、实验原理

触发器是能够存储1位二进制码的逻辑电路，它有两个互补输出端，其输出状态不仅与输入有关，而且还与原先的输出状态有关。触发器有两个稳定状态，用以表示逻辑状态“1”和“0”，在一定的外界信号作用下，可以从一个稳定状态翻转到另一个稳定状态，它是一个具有记忆功能的二进制信息存储器件，是构成各种时序电路的最基本逻辑单元。

1. 基本RS触发器

图13-1为由两个与非门交叉耦合构成的基本RS触发器，它是无时钟控制低电平直接触发的触发器。基本RS触发器具有置“0”、置“1”和保持三种功能。通常称S为置“1”端，因为 S=0时触发器被置“1”；“0”端，因为R=0时触发器被置“0”。当S=R=1R为置时状态保持，当S=R=0时为不定状态，应当避免这种状态。

图12-1 二与非门组成的基

《时序逻辑电路》说课稿

我今天说课的题目是《时序逻辑电路》。内容源自《数字电子技术》中的第五章。

下面，我将从课程的设置与定位、教学方法与学法、教学过程、板书设计、本节课评注五部分一一向大家介绍说明。 一、 课程的设置与定位 1. 教材的地位和作用

本节教学内容在教材中起着承上启下的作用。 逻辑门电路和组合逻辑电路是学习本节课的基础，它又为以后学习脉冲信号的转换与产生和数/模（D/A转换）和模/数（A/D转换）做铺垫,并且时序逻辑电路在实际中应用广泛。 2. 教学目标

根据我对教材的分析结合学生的实际情况，我确定以下教学目标： （1） 知识目标

1.掌握基本RS触发器的工作原理 2.掌握基本RS触发器的逻辑功能 3. 熟悉同步RS触发器

（2） 能力目标

能运用触发器设计简单的时序逻辑电路 （3） 素质目标 1.良好的道德素质

2.过硬的职业素质 3.高尚的人文素质

3. 教学重点和难点

为了更好地实施新课程的教学理念，根据新大纲基本要求中对《时序逻辑电路》的要求，本人结合具体的教学情境，对本章内容进行了认真分析，特确定教学重点和难点如下：

教学重点：基本RS触发器的逻辑图和符号

基本RS触发器的工作原理 同步RS触

触 发 器

一、单项选择题：

(1)对于D触发器，欲使Qn+1=Qn，应使输入D=。

A、0 B、1 C、Q D、

(2)对于T触发器，若原态Qn=0，欲使新态Qn+1=1，应使输入T=。 A、0 B、1 C、Q

(4)请选择正确的RS触发器特性方程式。 A、 B、

C、

(约束条件为

)

D、

(5)请选择正确的T触发器特性方程式。 A、

B、

C、

D、

(6)试写出图所示各触发器输出的次态函数(Qn+1)。

A、 B、 C、

D、

(7)下列触发器中没有约束条件的是。

A、基本RS触发器 B、主从RS触发器 C、同步RS触发器 器

二、多项选择题：

(1)描述触发器的逻辑功能的方法有。

A、状态转换真值表 B、特性方程

C、状态转换图 D、状态转换卡诺图

(2)欲使JK触发器按Qn+1=Qn工作，可使JK触发器的输入端。

、边沿D触发 DA、J=K=0 B、J=Q,K= C、J=,K=Q D、J=Q,K=0 (3)欲使JK触发器按Qn+1=0工作，可使JK触发器的输入端。

A、J=K=1 B、J=0,

实

验

报

告

姓名：吴克亮学号：班级：电气一班 1053305016

一、实验名称：组合逻辑电路设计

二、实验目的：

1、掌握用VHDL 语言和EPLD 进行组合逻辑电路的设计方

法。

2、加深对EPLD 设计全过程的理解。

三、实验要求

学习常用组合逻辑的可综合代码的编写,

学习VHDL语言的编程思想与调试方法，

学习通过定制LPM元件实现逻辑设计，

通过波形仿真设计的正确与否。

四、实验设备：

MAX+plus 2

五、实验步骤：

1、采用文本编辑器输入VHDL 语言源程序，建立工程。

2、编译。

3、仿真。

4、对芯片进行编程。

5、根据管脚分配情况连线。

实验程序：

LIDRART IEEE;

USE IEEE.STD_LOGIC_1164.ALL;

USE IEEE.STD_LOGIC_ARITH.ALL;

USE IEEE.STD_LOGIC_UNSIGNED.ALL;

ENTITY PAN4_5 IS

PORT(D:IN STD_LOGIC_VECTOR(3 DOWNTO 0);

y:OU

数字电路实验报告

实验三 RS触发器与集成触发器

一、实验目的

1、掌握触发器的逻辑功能及其测试方法； 2、学习触发器简单的典型应用。 二、实验器材

1、直流稳压电源、数字逻辑电路实验箱、万用表、示波器； 2、74LS00、74LS02、74LS04、74LS74、74LS76（或74LS112）。 三、实验原理

1、基本RS触发器

用与非门（74LS00）构成的基本RS触发器 如图3-1（a）所示，R、S端为低电平有效； 用或非门（74LS02）构成的基本RS触发器 如图3-1（b）所示，R、S端为高电平有效。

2、集成D触发器

触发器的复位和置位功能：

只要R L,不论其他输入是何种状态， 触发 器的输出立即强制变成Q H，同时Q L；只 要S L，不论其他输入是何种状态触发器的输 出立即强制变成Q H，同时Q L。复位和 置位完成后，必须使 H和S H。 3、JK触发器

当CP=0时，R=S=1，触发器维持原状态不变； 当CP=1时，Qn 1 JQ KQ，即为 J=0，Q=0，Qn 1 Q； J=0，K=1，Qn 1 0； J=1，K=0，Qn 1 1； J=1，K=1，Qn 1 Q；

四、实验内容和步骤

根据电路图建立

数字电路_触发器

数字电路_触发器

数字电路_触发器

数字电路_触发器

数字电路_触发器

数字电路_触发器

数字电路_触发器

数字电路_触发器

数字电路_触发器

数字电路_触发器

数字电路_触发器

数字电路_触发器

数字电路_触发器

数字电路_触发器

数字电路_触发器

数字电路_触发器

数字电路_触发器

第五章 触发器知识要点

一、 触发器：能储存一位二进制信号的单元

二、 各类触发器逻辑符号、特性表、转换图和特性方程

SR：

Qn?1?S?RQn

SR=0 JK： D：

Qn?1?JQn?KQn Qn?1?D

T： T'：

Qn?1?TQn?TQn Qn?1?Qn

三、 各类触发器动作特点及波形图画法

SR锁存器（基本RS触发器）：SD、RD每一变化对输出均产生影响

SR触发器（时钟控制RS触发器）：在CP高电平期间R、S变化对输出有影响

主从JK触发器：在CP=1期间，主触发器状态随R、S变化。CP下降沿，从触发器按主触发器状态翻

转。在CP=1期间，JK一次变化现象。

边沿触发器：触发器的次态仅取决于CP（上升沿/下降沿）到达时输入信号状态。 四、 触发器转换

D触发器和JK触发器转换成T和T’触发器 JK触发器转换成SR触发器和T触发器

六 时序逻辑电路知识要点

一、时序逻辑电路的组成特点：

1. 任一时刻的输出信号不仅取决于该时刻的输入信号，还和电路原状态有关。 2. 时序逻辑电路由组合逻辑电路和存储电路组成。 二、同步时序逻辑电路的分析方

一、实验目的

1）理解触发器的用途、类型和工作原理

2）掌握利用T-SQL语句创建和维护触发器的方法 3）掌握利用企业管理器创建、维护触发器的方法

二、实验内容

说明：在所有触发器取名时，请各位同学在所给定的名称后加上下划线及学号后四位数字构成自己的实验触发器名。如：deltr_20051101.各触发器中的所用到的参数变量名自取。 1、利用企业管理器创建与维护触发器 （1）创建简单触发器

创建一个触发器stu_modify在修改student表后，显示一个提示信息，告诉用户有多少行数据被修改了。 创建步骤：

create trigger stu_modify on student

after insert,delete,update as

print '（所影响的行数为:'+cast(@@rowcount as varchar(10))+'行'; 触发器的触发执行测试语句（T-SQL）：

update Student_20083386 set sex='男'

where sno='20050001'

执行结果：

（2）修改触发器

修改stu_modify触发器，使其为一个加密触发器。（提示：加wit