小学计数器的作用

通用计数器及其应用

电子计数器是一种多功能的电子测量仪器。它利用电子学的方法测出一定时间内输入的脉冲数目，并将结果以数字形式显示出来。通常电子计数器按照它的功能可分为以下三类：

1）通用计数器 通常指多功能计数器。它可以用于测量频率、频率比、周期、时间间隔和累加计数等，如配以适当的插件，还可以测量相位、电压等电量。

2）频率计数器 其功能为测频和计数。测频范围很宽，在高频和微波范围内的计数器均属于此类。

3）计算计数器 带有微处理器、具有计算功能。它除具有计数器功能外，还能进行数学运算、求解比较复杂的方程式，能依靠程控进行测量、计算和显示等全部工作。

计数及显示单元输入通道A测 频累加计数测时间测量功能开关主门(信号门)十进制计数器显示器门控双稳输入通道B人工触发触发器复零脉冲发生器记忆控制控制单元闸门时间选择倍频器1MHz晶振分频器时标选择时基产生与变换单元

图7-1 通用电子计数器方框图

一、通用电子计数器的基本组成

电子计数器的基本组成原理方框图见图7-1。这是一种通用多功能电子计数器。电路由A、B输入通道、时基产生与变换单元、主门、控制单元、计数及显示单元等组成。电子计数器的基本功能是频率测量和时间测量，但测量频率和测量时间时

摘要

随着电子技术的飞速发展，数码产品越来越深受广大消费者的喜爱，数字电子有着非常远大的前景。

数字电子技术已经成为新技术发展的一个重要标志，数字电子技术的普及，尤其是微计算机的迅速发展和应用，使数字电子技术进入了一个新阶段。它不仅广泛的用于现代数字通讯雷达、自动控制、航天控制、遥测、遥控、数字计算机、数字测量仪表、医疗设备等各个科学领域；而且进入了千家万户的日常生活。因此：数字电子技术将对人类文明，人类迈向信息社会起着重大作用。

Abstract

With the high-speed development of electron technology, numerals products are given more and more popularity by the most consumers. Digital electronics has very long-range prospect.

Digital electronic technology has already become an important sign of new technical development. The popularization o

一、 设计任务要求

设计光电计数器，实现无接触计数，主要用于工厂生产线工件

计数。可采用遮光式光电传感器或者反射式光电传感器，要求使用红外发光二极管、光电管检测，要求光电发射管和接收管有30mm以上的间距，在制作实物可用导线引出长度，用LED数码显示器来显示0-999的范围计数，当数字超出999时，能够发出报警，并且能在报警后延时3秒钟自动关闭报警并自动重新计数同时可以手动清除报警，能够实现无接触计数，独立设计光电计数器电路原理图（包含电源部分），画出完整的电路原理图（包含电源部分）和PCB板图，查找资料，要求做出实物，可以使用万用板制作实物，独立完成。

二、方案设计

1、 方案

以89C51为核心的计数电路 基于单片机的光电计数器，使用89C51单片机，电路简单，需要编写程序，可通过编程实现各种各样的算术算法和逻辑控制，而且体积小，硬件实现简单，安装方便，可实现数码显示和键盘设定等多种功能。 采用遮光式光电传感器，将红外发光管与光电接收管相对安放，每当物体通过一次，红外光就被遮挡一次，光电接收管的输出电压就发生一次变化，这个变化的电压信号通过放大和处理后，形成计数脉冲，通过光电隔

- 1 -

离耦合并行输入至89C5

目 录

1引言 ........................................................................................................................................ 2 2 设计内容及要求 .................................................................................................................... 2

2.1基本内容 ..................................................................................................................... 2 2．2提高要求 ..................................................................................................................

5.4.1 同步时序逻辑电路的设计方法1.同步时序逻辑电路的设计步骤 (1)根据设计要求，设定状态，导出对应状态图或状态表。 根据设计要求，设定状态，导出对应状态图或状态表。 (2)状态化简。消去多余的状态，得简化状态图(表)。 状态化简。消去多余的状态，得简化状态图( 状态分配，又称状态编码。 (3)状态分配，又称状态编码。即把一组适当的二进制代码分配给 简化状态图(表)中各个状态。 简化状态图( 中各个状态。 (4)选择触发器的类型。 选择触发器的类型。 根据编码状态表以及所采用的触发器的逻辑功能， (5)根据编码状态表以及所采用的触发器的逻辑功能，导出待设计 电路的输出方程和驱动方程。 电路的输出方程和驱动方程。 (6)根据输出方程和驱动方程画出逻辑图。 根据输出方程和驱动方程画出逻辑图。 (7)检查电路能否自启动。 检查电路能否自启动。

2.同步计数器的设计举例例： 设计一个同步5 设计一个同步5进制加法计数器S0 S1 S2

(1)根据设计要求，设定状态， (1)根据设计要求，设定状态， 画出状态转换图。该状态图不须化简。 画出状态转换图。该状态图不须化简。 (2)状态分配，列状态转换编码表。 状态分配，列状态转换编码表。 状态转换编码

5.4.1 同步时序逻辑电路的设计方法1.同步时序逻辑电路的设计步骤 (1)根据设计要求，设定状态，导出对应状态图或状态表。 根据设计要求，设定状态，导出对应状态图或状态表。 (2)状态化简。消去多余的状态，得简化状态图(表)。 状态化简。消去多余的状态，得简化状态图( 状态分配，又称状态编码。 (3)状态分配，又称状态编码。即把一组适当的二进制代码分配给 简化状态图(表)中各个状态。 简化状态图( 中各个状态。 (4)选择触发器的类型。 选择触发器的类型。 根据编码状态表以及所采用的触发器的逻辑功能， (5)根据编码状态表以及所采用的触发器的逻辑功能，导出待设计 电路的输出方程和驱动方程。 电路的输出方程和驱动方程。 (6)根据输出方程和驱动方程画出逻辑图。 根据输出方程和驱动方程画出逻辑图。 (7)检查电路能否自启动。 检查电路能否自启动。

2.同步计数器的设计举例例： 设计一个同步5 设计一个同步5进制加法计数器S0 S1 S2

(1)根据设计要求，设定状态， (1)根据设计要求，设定状态， 画出状态转换图。该状态图不须化简。 画出状态转换图。该状态图不须化简。 (2)状态分配，列状态转换编码表。 状态分配，列状态转换编码表。 状态转换编码

EDA课程设计

工程名称专业班级学生姓名指导教师

基于FPGA地计数器地设计

通信102班

青瓜

2013年 5 月28 日

摘 要

本课程设计要完成一个1 位十进制计数器地设计.计数器是大规模集成电路中运用最广泛地结构之一.在模拟及数字集成电路设计当中, 灵活地选择与使用计数器可以实现很多复杂地功能, 可以大量减少电路设计地复杂度和工作量.讨论了一种可预置加减计数器地设计, 运用Ver ilog H DL 语言设计出了一种同步地可预置加减计数器, 该计数器可以根据控制信号分别实现加法计数和减法计数, 从给定地预置位开始计数, 并给出详细地 VerilogHDL 源代码.最后, 设计出了激励代码对其进行仿真验证, 实验结果证明该设计符合功能要求, 可以实现预定地功能.

关键词：计数器；VerilogHDL；QuartusⅡ；FPGA；

Abstract

This course is designed to complete a

实验九 计数器的设计

实验目的

熟悉J-K触发器的逻辑功能，掌握J-K触发器构成异步计数器和同步计数器。

一、 实验仪器及器件

1、 试验箱，万用表，示波器

2、 74LS73, 74LS00，74LS08，74LS20

二、 实验原理

（1）74LS194——移位寄存器

芯片74LS194是一种移位寄存器，具有左移、右移，并行送数、保持和清除五项功能。移位寄存器中的数据可以在移位脉冲作用下依次逐位右移或左移，数据既可以并行输入、并行输出，也可以串行输入、串行输出，还可以并行输入、串行输出，串行输入、并行输出。

Cr S1 S0 工作状态 0 1 1 1 1 X 0 0 1 1 X 0 1 0 1 置零 保持 右移 左移 并行送数 Cr DSD0 D1 D2 D3 DSL G Vcc Q0 Q1 Q2 Q3 CP MB MB

（2）双J-K触发器 74LS73

J Q Q G K Q Q 74LS194 功能表

74LS194 引脚图

74LS73 引脚图

CPR K Vcc CPR J 74LS73 是一种双J-K触发器（下降沿触发），它只有在时钟脉冲的状态发生变化是，发生在时钟脉冲的下降沿。并且只有

电子与信息工程学院电子技术基础

EDA实验报告

实验名称: EDA实验报告 实验类型：设计(验证、设计、创新) 班级: 2015级电信3班 学号: 201507014302 姓名：施婷婷

实验时间: 2017.10.23 指导老师：聂文亮成绩：

一、实验目的

1、熟悉Qualltus II软件的使用方法并熟练运用。 2、熟悉VHDL语言，了解VHDL语言的细节问题。 3、掌握异步计数器的原理

二、实验原理

a、系统原理框图

b、VHDL程序 LIBRARY IEEE;

USE IEEE.STD_LOGIC_1164.ALL;

USE IEEE.STD_LOGIC_UNSIGNED.ALL; ENTITY counter10 IS

PORT (CLK,RST,EN: IN STD_LOGIC; DATA: IN STD_LOGIC_VECTOR(3 DOWNTO 0); DOUT: OUT STD_LOGIC_VECTOR(3 DOWNTO 0); COUT: OUT STD_LOGIC; SEGOUT

实验七 计数器原理及其测试

1. 利用74LS160，分别用清零法和置数法设计一个七进制计数器。

清零法：74LS1160具有异步清零功能，计数达到7，通过门电路产生清零信号实现清零，由于异步清零，故0111出现时间极短（过渡态），所以共包括了0000到0110七个状态。

XSC1Ext Trig+_AB_+_VCC5VU1A+74LS10DXFG13456710912ABCDENPENT~LOAD~CLRCLKU2QAQBQCQDRCO141312111574LS160D 将示波器与个输出端分别相连得到输出波形图：

CP与QA

CP与QB

CP与QC

CP与QD

CP与Cr

置数法：74LS160有同步置数功能，由于是同步故没有过渡态，图示从0011开始，七个CP后计数达到1001，产生置数信号，下一个CP到来时置入0011。

U2A74LS00DVCC5VXFG13456710912ABCDENPENT~LOAD~CLRCLKAB_+_XSC1Ext Trig+_+U1QAQBQCQDRCO141312111574LS160D CP与QA

CP与QB

CP与QC

CP与QD

CP与Cr

2. 分别