数电期末总结

------------------------ 《脉冲与数字电路》考试试卷（A卷）

（闭卷 时间120分钟）

考场登记表序号

题 号 一 二 三 四 五 总分 -- -号----学---- -- - -- 线- -- -- -- -- -- -- -- -名线--- -姓- - --- 订-- - - - - -- 装- - - - -- 超- 订 -- 勿- - - - -业题-- -- 专- -答--- -- -- -- -- -- -- -- -- -级----年----- -- - 装 -- -- - -- -- -- - -- -- -系---/-院---------

得 分 阅卷人

一、选择题（每题2分，共14分）

得分 1. JK触发器的状态转移方程为（ B ）。

A. Qn?1?JQn?KQn B. Qn?1?JQn?KQn

C. Qn?1?JQn?KQn D. Qn?1?JQn?KQn

2. 三变量函数F(A,B,C)=A+BC的最小项表示中不含下列哪项（ A ）。

第一章 数制与码制

一、单项选择题：

1. 十进制数32转换为二进制数为（C） A、1000 B、10000 C、100000 D、1000000 2. 二进制数11111100001转换为十六进制数为（D ） A、FE1H B、FC2H C、7D1H D、7E1H

3. 十进制数36转换为8421BCD码为（ C） A、00100100 B、00110100 C、00110110 D、11110110 4. 一位十六进制数可以用（C ）位二进制数来表示。 A、 １ B、 ２ C、 ４ D、 16 5. 十进制数25用8421BCD码表示为（ B ） 。 A、10 101 B、0010 0101 C、100101 D、10101 6．十进制数35转换为8421BCD码为（ B ） A、 00100100 B、 00110101 C、 00100011 D、 00110110

7．三位二进制数码可以表示的状态是（ D ）。 A、 2 B、 4 C、 6 D、 8 8．十进制数25转换为二进制数为

复习

数字电子技术基础

1.二、八、十、十六进制数的转换；

要求：会将二、八、十六进制数转换为十进制数；会比较各种进制数之间的大小(二进制B;八进制O;十六进制H)

例1：将下列各种进制数转换为十进制数： 1101B=1×2³＋1×2²＋0×2¹＋1×2º=13；

3CB0H=3×16³＋12×16²＋11×16¹＋0×16º=15536； 3245O=3×8³＋2×8²＋4×8¹＋5×8º=1701。

例2：将十六进制数F9、二进制数11111010、八进制数370转换为十进制数，并与十进制数246进行比较，求出其中最大的数。

2.数字电路中的基本逻辑关系（与、或、非、与非、或非、同或、异或）及其运算；

要求：掌握与、或、非、与非、或非、同或、异或逻辑的符号、运算规则；会根据文字的要求或波形图，判断基本逻辑关系。

与：“有0为0，全1为1”； F=A B 或：“有1为1，全0为0”； F=A+B 非：“0非为1，1非为

第一章 数制与码制

一、单项选择题：

1. 十进制数32转换为二进制数为（C） A、1000 B、10000 C、100000 D、1000000 2. 二进制数11111100001转换为十六进制数为（D ） A、FE1H B、FC2H C、7D1H D、7E1H

3. 十进制数36转换为8421BCD码为（ C） A、00100100 B、00110100 C、00110110 D、11110110 4. 一位十六进制数可以用（C ）位二进制数来表示。 A、 １ B、 ２ C、 ４ D、 16 5. 十进制数25用8421BCD码表示为（ B ） 。 A、10 101 B、0010 0101 C、100101 D、10101 6．十进制数35转换为8421BCD码为（ B ） A、 00100100 B、 00110101 C、 00100011 D、 00110110

7．三位二进制数码可以表示的状态是（ D ）。 A、 2 B、 4 C、 6 D、 8 8．十进制数25转换为二进制数为

1、A’+A’B=

。 。 、 。 、 。

2、十进制数15对应于8421BCD码中的 3、逻辑代数中，三种基本逻辑运算为 4、01011的原码为

5、(

8.C

)16=(。

)2。

6、正逻辑指的是 7、全部最小项之和等于

8、触发器具有两个稳定状态，分别为 9、SR触发器的特性方程为： 10、数字信号是指

和

。 。 。

1、A’B’+A’B=

。 。 、 。 )2 =( )16 、 。

2、8421BCD码中，1111对应于十进制数 3、逻辑代数中，三种基本逻辑运算为 4、01011的反码为 5、( 1101.1001

6、负逻辑指的是

。

7、组合逻辑电路输出与电路历史状态无关，则电路中 不能包含 8、触发器具有两个稳定状态，分别为 9、JK触发器的特性方程为： 10、数字电路是指 。 和 。 。 。

1、卡诺图法化简：

Y(A,B,C,D)＝∑m(13,14,15)+∑d(2,6,10,11)

（1）画出卡诺图。（4分）

（2）写出最简逻辑函数式。（4分）

2、卡诺图法化简：

Y(A,B,C,D)＝∑m(2,5,6,10,11)+∑d(13,14,15)

（1）画出卡诺图。（4分）

（2）写出最简逻辑函数式。（4分）

3、将十进制数（76.125）10转换为等值的八进制数。（1）

系名 专业 年级、班 学号 姓名 A 菏泽学院08——09数字电子技术 课程试题（B 卷） 题号 得分 一 二 三 四 五 六 七 八 九 十 总分 7．电路如下图，已知电路的当前状态Q3 Q2 Q1 Q0为“1100”，74LS191具有异步置数的逻辑功能，请问在时钟作用下，电路的下一状态（Q3 Q2 Q1 Q0）为（D ） 命 题 人 ：

74LS191功能表 LDCTU/D CP D0 D1 D2 D3 Q0 Q1 Q2 Q3 d0 d1 d2 d3 加法计数 减法计数 保持 密 （请将答案写在答题纸上，答在试卷上不给分） 一． 选择题（16分） 1．已知Y?AB?B?AB?A，下列结果正确的是（ D ） a． Y=A b．Y=B c

1、 当TTL电路驱动COMS电路时，如果TTL电路输出的高电平低于COMS电路的最低高电平（一般为

3.5V），这时就需要在TTL的输出端接上拉电阻，以提高输出高电平的值。

2、OC门电路必须加上拉电阻，以提高输出的搞电平值。

3、为加大输出引脚的驱动能力，有的单片机管脚上也常使用上拉电阻。

4、在COMS芯片上，为了防止静电造成损坏，不用的管脚不能悬空，一般接上拉电阻产生降低输入阻抗，提供泄荷通路。

5、芯片的管脚加上拉电阻来提高输出电平，从而提高芯片输入信号的噪声容限增强抗干扰能力。

6、提高总线的抗电磁干扰能力。管脚悬空就比较容易接受外界的电磁干扰。

7、长线传输中电阻不匹配容易引起反射波干扰，加上下拉电阻是电阻匹配，有效的抑制反射波干扰。

上拉电阻阻值的选择原则包括:

1、从节约功耗及芯片的灌电流能力考虑应当足够大；电阻大，电流小。

2、从确保足够的驱动电流考虑应当足够小；电阻小，电流大。

3、对于高速电路，过大的上拉电阻可能边沿变平缓。综合考虑

以上三点,通常在1k到10k之间选取。对下拉电阻也有类似道理

//OC门电路必须加上拉电阻，以提高输出的搞电平值。

OC门电路要输出“1”时才需要加上拉电阻 不加

《数字电子技术》模拟题一

一、单项选择题（2×10分）

1．下列等式成立的是（ ）

A、 A⊕1=A B、 A⊙0=A C、A+AB=A D、A+AB=B 2．函数F=(A+B+C+D)(A+B+C+D)(A+C+D)的标准与或表达式是（ ）

A、F=∑m(1,3,4,7,12) B、F=∑m(0,4,7,12) C、F=∑m(0,4,7,5,6,8,9,10,12,13,14,15)

D、F=∑m(1,2,3,5,6,8,9,10,11,13,14,15) 3．属于时序逻辑电路的是（ ）。

A、寄存器 B、ROM C、加法器 D、编码器 4．同步时序电路和异步时序电路比较，其差异在于后者（ ）

A、没有触发器 B、没有统一的时钟脉冲控制

C、没有稳定状态 D、输出只与内部状态有关，与输入无关

5．将容量为256×4的RAM扩展成1K×8的RAM，需（ ）片256×4的RAM。

A、 16 B、2 C、4 D、8

上海第二工业大学 （试卷编号： ）

200 学年第 学期期终考试 数字电路技术考试试卷1

姓名： 学号： 班级： 成绩：

大题 成绩

一 二 三 一. 请选择正确答案，将其代号填入题末（ ）内；（本大题共 7 小题，总计 26 分 ）

1、本小题3分

十进制数27可表示成0 1 0 1 1 0 1 0 ，则后者为：(

D

)

A. 自然二进码； B. 8421BCD； C. 格雷码； D. 余3BCD. 2、本小题3分

欲正确区别2输入与门和2输入同或门，其输入X1X2的测试码应选用：（ A） A．00； B．01； C．10； D．11．

3、本小题4分

已给逻辑电路如图所示，其输出函数S为： WX????YZV????S

A．S?WX?YZ?V；

B．S?WX+YZ?V；

C．S?WY?WZ?XY?XZ?V； D．S?WY?WZ?XY?XZ?V．

4、本小题4分

欲将JK FF转换成D FF，则图中虚线框内

一．实验目的

1.熟悉晶体管整流电路。

2.了解单相桥式整流滤波电路工作原理及各元器件所起的作用。

3.测试单相桥式整流、滤波、稳压电路各部分的输入和输出数值及波形。 4.掌握三端集成稳压器的应用电路。

二．设计内容

1）单相全波整流电路的测试

按如图所示的原理图接好电路，函数发生器产生幅值为9v，频率为1k赫兹的正弦波。单击仿真键进行仿真。用示波器观测单相全波整流时整流电路的输出波形，并用万用表的直流电压档测量出电压。记录表中。

单相全波整流电路原理图

其输出电压平均值的理论值为

Vo= VL=1/π∫√2vsinwtd(wt)=1/π∫√2vsin（2πft）*fdt=8.1v

2）整流滤波电路测试

按如图所示的原理图接好电路，函数发生器产生幅值为9v，频率为1k赫兹的正弦波。单击仿真键进行仿真。用示波器观测整流滤波电路的输出波形，并用万用表的直流电压档测量出电压。记录表中。

整流滤波电路测试原理图

电路中增加一个电容起到了滤波的作用。实验中为了得到比较平值的输出直流电压，C应该取得大一些，一般在几十微法到几千微法，而且要求RL也应取得大一些。一般要求

RLC>=（3—5）T/2

T为交流电源电压的周期‘

3）三端集成稳