数字逻辑电路刘常澍答案

5-30、分析图P5-30所示由两片中规模同步计数器CT74LS161构成的计数分频器的模值。图中（1）为低位计数器，（2）为高位计数器。

图P5-30

解：电路由两个计数器异步级联组成，计数器（1）用同步置数法构成一个十进制计数器，状态循环为0000~1001，即M1=10；计数器（2）用异步复位法构成一个九进制计数器，状态循环为0000~1000，即M2=9；在计数器（1）置入数值0000时，置数脉冲的上升沿供给计数器（2）一个CP脉冲，也就是计数器（1）向计数器（2）的进位。整个计数器的模值M=M2×M1=9×10=90。

5-31、分析图P5-31所示由两片中规模同步计数器CT74LS161构成的计数分频器的模值，图中（1）为低位计数器，（2）为高位计数器。

图P5-31

解：电路由两个CT74LS161计数器同步级联组成，都是十六进制计数器，计数器（1）在状态1111时CO=1，允许CP触发计数器（2）计数，计数器用异步复位法构成，在状态为（C8）16时产生复位信号，该状态不是计数循环状态，则计数循环为0~（C7）16，整个计数器的模值M=（C8）16，对应的十进制数为200，也可以写成M=200。

5-32、

5-30、分析图P5-30所示由两片中规模同步计数器CT74LS161构成的计数分频器的模值。图中（1）为低位计数器，（2）为高位计数器。

图P5-30

解：电路由两个计数器异步级联组成，计数器（1）用同步置数法构成一个十进制计数器，状态循环为0000~1001，即M1=10；计数器（2）用异步复位法构成一个九进制计数器，状态循环为0000~1000，即M2=9；在计数器（1）置入数值0000时，置数脉冲的上升沿供给计数器（2）一个CP脉冲，也就是计数器（1）向计数器（2）的进位。整个计数器的模值M=M2×M1=9×10=90。

5-31、分析图P5-31所示由两片中规模同步计数器CT74LS161构成的计数分频器的模值，图中（1）为低位计数器，（2）为高位计数器。

图P5-31

解：电路由两个CT74LS161计数器同步级联组成，都是十六进制计数器，计数器（1）在状态1111时CO=1，允许CP触发计数器（2）计数，计数器用异步复位法构成，在状态为（C8）16时产生复位信号，该状态不是计数循环状态，则计数循环为0~（C7）16，整个计数器的模值M=（C8）16，对应的十进制数为200，也可以写成M=200。

5-32、

数字逻辑电路 刘常澍主编 第3章第四次作业

第3 章 触发器与波形变换、产生电路

第四次作业

3-25 由CMOS反相器及电阻构成的施密特触发器电路如下图所示。已知R1=10KΩ，R2=30 KΩ。G1、G2门为CMOS反相器，VDD=15V。试计算其回差电压△VT。

解：

VT Vth(1

R1R2

题3-25图

)，VT Vth(1

R1R2

)

1030

15 5V

VT VT VT 2

R1R2

Vth

R1R2

VDD

3-26 采用TTL集成与非门和二极管构成的施密特触发器电路如下图所示。设二极管D的正向导通电压为0.7V，G1门的阈值电压Vth=1.4V。

⑴分析电路的工作原理，试求回差电压△VT为多少？

⑵若输入波形vI如下图所示，试画出输出vO的波形； ⑶画出vO-vI的关系曲线（电压传输特性曲线）。

1

数字逻辑电路 刘常澍主编 第3章第四次作业

题3-26图

解：⑴工作原理:

①当vI为高电平4V时，G1输出0，D的阳极v2=VD+4=0.7+4=4.7 V>Vth, ∴vO

0,

vO 1。

②当vI由高电平下降至Vth时，G1输出0，但v2=Vth +VD=2.1V>Vth ,此时vO

0,

vO 1状态不变。

③当vI继续下降使v2≦Vt

桂林电子科技大学成教院试卷

数字逻辑电路（一）

一选择题

1．与晶体三极管相比，MOS管具有的特点是 。

a.输入电阻高；b.受温度影响大；c.便于集成；d.电压控制元件； e.极间电容影响小

2．是组合逻辑电路的有 ；可组成时序逻辑电路的有 。 a. 译码器电路；b. T触发器电路；c. 数据选择器； d. J，K触发器电路电路

3． 可以用来代表A/D转换器分辨率的是 。

a. 转换时间；b. 转换精度；c. 转换器的位数； d. 逐次逼近型还是双积分型转化器 4．TTL集成电路采用的是 控制，其功率损耗比较大；而MOS集成电路采用的是

a 控制，其功率损耗比较小。

a. 电压； b.电流； c. 灌电流； d. 拉电流

5. 欲将二进制代码翻译成输出信号选用 ，欲将输入信号编成二进制代码选

用 ，欲将数字系统中多条传输线上的不同数字信号按需要选择一个送到公共数据线上选用 ，欲实现两个相同位二进制数和低位进位数的相加运算选用 。 a. 编码器； b. 译码器； c. 多路选择器；d. 数值比较器； e. 加

数字逻辑电路试题及答案

一、填空题（每空1分,共10分）

1．数字电路分为两大类，分别是 组合逻辑电路 和时序逻辑电路。 2．2006个1连续异或的结果是__0___；而2007个1连续同或的结果是__1__． 3．已知某函数F的反函数为 ，则其原函数F= ；而F的对偶函数则为F*= 。 4．试将函数 ，写成标准的积之和形式，即 （0，1，2， 4，5，6，8，9，10 ）．

5．逻辑代数中的三种基本逻辑运算是 与 、 或 、 非 。 6．1个触发器可以存放 1 位二进制数，它具有记忆功能。

得 评 复 分 卷人 查人

二、选择题（每小题2分,共10分）

1．已知某电路的输入A、B和输出Y的波形如下图所示，该电路实现的函数表达式为 D 。

(A)A⊙B (B)A?B (C) (D)

2．用0，1两个符号对100个信息进行编码，则至少需要 B 。 (A)8位 (B) 7位 (C) 9位 (D) 6位 3.下列电路中属于组合电路的是 D 。 (A)集成触发器

数字逻辑 组合逻辑电路设计.ppt

5.2

组合逻辑电路设计

5.2.1 组合逻辑电路的设计 组合逻辑电路设计主要是将客户的具 体设计要求用逻辑的函数加以描述，再用 具体的电路加以实现的过程。

数字逻辑 组合逻辑电路设计.ppt

组合逻辑电路设计步骤步骤：(1)将文字描述的逻辑命题变换为真值表。 这一步非常重要，要仔细分析设计要求， 作出输入、输出变量的逻辑规定，根据给 出的条件，列出满足逻辑要求的真值表。 (2)写出逻辑函数并进行化简，化简的形 式则是根据所选用的逻辑门来决定； (3)根据化简结果和所选定的门电路，画 出逻辑电路图。 (4)最后一步进行实物安装调试，这是最终 验证设计是否正确的手段。

数字逻辑 组合逻辑电路设计.ppt

例：设计三变量表决器，其中A具有否决权。

数字逻辑 组合逻辑电路设计.ppt

例：设计三变量表决器，其中A具有否决权。

分析设计要求

数字逻辑 组合逻辑电路设计.ppt

例：设计三变量表决器，其中A具有否决权。

分析设计要求

AB C

电路

F

数字逻辑 组合逻辑电路设计.ppt

例：设计三变量表决器，其中A具有否决权。

分析设计要求设A、B、C分别代表参 加表决的变量； F为表决结果。

AB C

电路

F

数字逻辑 组合逻辑电路设计.ppt

例：设计三变

数字逻辑 组合逻辑电路设计.ppt

5.2

组合逻辑电路设计

5.2.1 组合逻辑电路的设计 组合逻辑电路设计主要是将客户的具 体设计要求用逻辑的函数加以描述，再用 具体的电路加以实现的过程。

数字逻辑 组合逻辑电路设计.ppt

组合逻辑电路设计步骤步骤：(1)将文字描述的逻辑命题变换为真值表。 这一步非常重要，要仔细分析设计要求， 作出输入、输出变量的逻辑规定，根据给 出的条件，列出满足逻辑要求的真值表。 (2)写出逻辑函数并进行化简，化简的形 式则是根据所选用的逻辑门来决定； (3)根据化简结果和所选定的门电路，画 出逻辑电路图。 (4)最后一步进行实物安装调试，这是最终 验证设计是否正确的手段。

数字逻辑 组合逻辑电路设计.ppt

例：设计三变量表决器，其中A具有否决权。

数字逻辑 组合逻辑电路设计.ppt

例：设计三变量表决器，其中A具有否决权。

分析设计要求

数字逻辑 组合逻辑电路设计.ppt

例：设计三变量表决器，其中A具有否决权。

分析设计要求

AB C

电路

F

数字逻辑 组合逻辑电路设计.ppt

例：设计三变量表决器，其中A具有否决权。

分析设计要求设A、B、C分别代表参 加表决的变量； F为表决结果。

AB C

电路

F

数字逻辑 组合逻辑电路设计.ppt

例：设计三变

第一章 数字逻辑电路基础

一、填空题

1、模拟信号的特点是在 和 上都是 变化的。（幅度、时间、连续） 2、数字信号的特点是在 和 上都是 变化的。（幅度、时间、不连续） 3、数字电路主要研究 与 信号之间的对应 关系。（输出、输入、逻辑） 4、用二进制数表示文字、符号等信息的过程称为_____________。（编码）

5、(11011)2?( )10，(1110110)2?( )8，(21)10?( )2。（27、166、10101） 6、(101010)2?( )10，(74)8?( )2，(D7)16?( )2。（42、111100、11010111） 7、最基本的三种逻辑运算是 、 、 。（与、或、非） 8、逻辑等式三个规则分别是 、 、 。（代入、对偶、反演） 9、逻辑函数化简的方法主要有 化简法和 化简法。（公式、卡诺图）

数字逻辑电路计数器

实验六数字逻辑电路计数器

一、实验目的

1、熟悉计数器、译码器和显示器的使用方法。

2、提高综合实践的技能。

3、设计十进制，并用译码器和显示器，显示计数结果。

二、实验仪器及器件

稳压电源一台，实验板一块，面包板一块。

集成电路74LS90、74LS160、74LS47 共阳极数码管。

三、实验内容及实验步骤

计数器是利用二进制代码进行工作的数字设备基本部件，其应用范围非常广泛。在许多场合，常常需要把记数、计算、测量或处理的结果直接用十进制形式显示出来。要达到这个目的，则必须有译码电路将计数器的二进制信息“翻译”

成十进制信息，再由数码管显示出来。

译码器是将二进制译成十进制的器件。这是我们选用的74LS47是BCD码七段译码器兼驱动器，其驱动共阳极数码管。使用共阳极数码管时，公共端接电源正极，其他七个端a、b、c、d、e、f、g由相应的译码器的输出驱动。驱动共阴极数码管可用74LS48等译码器驱动器驱动。

将计数器、译码驱动器、数码管连接起来，组成显示电器，如下图所示，图中7490由CP加入单次脉冲观察数码管的计数器显示功能。

数字逻辑电路计数器

该电路是一个典型的数字逻辑电路，通过对该电路的练习，可使学到的理论知识与实践联系起来，达到加深理解和学

《数字逻辑电路》教学大纲

开课系：信息工程系

适用专业及学生层次：初中起点 学时：112课时

先修课：电工基础、电子电路

后续课：微机原理、现代移动通信、程控交换技术 推荐教材及参考教材：《数字逻辑电路》 编写人：XXX

一、说 明 1、课程的性质和内容

本门课程是通讯专业通用教材。主要内容包括数字电路基础，逻辑门电路，组合逻辑电路，触发器，时序逻辑电路，脉冲信号的产生与整形，数模和模数转换，数字集成电路应用以及有关实验等。 2、课程的任务和要求

第一，以能力为本位，重视实践能力的培养，突出职业技术教育特色。 第二，吸收和借鉴各地教学改革的成功经验，专业课教材的编写采用了理论知识与技能训练一体化的模式。

第三，更新教材内容，使之具有时代特征。

第四，贯彻国家关于职业资格证书与学业证书并重，职业资格证书制度与国家就业制度相衔接的政策精神，力求教材内容涵盖有关国家职业标准的知识、技能要求，确实保证毕业生达到中级技能人才的培养目标。 3、教学中应注意的问题

第一，根据企业的需要，确定学生应具备的能力结构和知识结构。 第二，教学中应时刻充实新知识、新技术、新设备和新材料。 第三，注意