2008-2009学年第1学期B注意 - 图文

更新时间:2024-03-06 00:37:01 阅读量: 综合文库 文档下载

说明:文章内容仅供预览,部分内容可能不全。下载后的文档,内容与下面显示的完全一致。下载之前请确认下面内容是否您想要的,是否完整无缺。

中 原 工 学 院 5、微程序控制器中,机器指令与微指令的关系是( ) 2008~2009 学年 第 1 学期 A、一条机器指令是由一条微指令来解释执行。 B、一条机器指令是由一段用微指令编成的微程序来解释执行。 计算机专业计算机组成原理课程期末试卷 C、一段机器指令组成的程序是由一条微指令来解释执行。 D、一条微指令是由若干条机器指令组成。 题号 一 二 三 四 五 六 七 八 九 十 总分 三、名词解释:(10分) 1、(5分)DMA: 一、填空:(19分) 1、[x] 补=1.01011,则x的真值为 ,[-x]补= ,[x/2]补= 。 2、动态存储器的刷新是按 方式进行刷新的,常用的刷新方式 有 , , 。 3、一个组相联映射的Cache,有128块,每组4块,主存共有16384块,每块642、(5分)虚拟存储器: 个字,则主存地址共 位,其中主存字块标记应为 位,组地址应为 __ 位,Cache地址共 位。 4、CPU从主存取出一条指令并执行该指令的时间叫 ,它通常包含若干 个 ,而后者又包含若干个 。 5、微命令编码方法通常有 , , 四、简答:(24分) 三种方法。 6、实现n×n位运算的不带符号阵列乘法器需要__________个全加器和__________1、(8分)提高主存速度有哪些具体措施?试简述之。 与门。 二、选择:(10分) 1、使用74LS181这种器件来构成一个16位的ALU,需要使用( )片74LS181。 A、2 B、4 C、8 D、16 2、主存储器与CPU之间增加Cache的目的是( ) A、解决CPU与主存之间的速度匹配问题。 B、扩大主存储器的容量。 C、扩大CPU中通用寄存器的数量。 D、降低主存储器的成本。 3、下列因素中,与Cache的命中率无关的是( ) 2、(8分)试述后续微地址的形成方法并指出其优缺点。 A、主存的存取时间。 B、块的大小。 C、地址映射方式。 D、Cache的容量。 4、某机器字长32位,存储容量是1MB,若字编址,其寻址范围是( ) A、0~1M B、0~512KB C、0~256K D、0~256KB

3、(8分)简要说明页式虚拟存储器的地址变换过程。 六、分析与设计:(17分) 1、(10分)下图为双总线结构机器的数据通路,图中带有小圆圈标注的地方表示有控制信号,无标注的地方不受控制。试画出指令ADD R1,R2的指令周期流程图,并列出相应微操作控制信号序列,假设该指令的地址已存入在PC中。 ADD R1,R2 ;(R1)+(R2) → R1 五、计算:(20分) 1、(12分)某机器浮点数的阶码为3位,尾数为6位,均不包括符号位,试按补码浮点数的计算步骤,计算x+y。 已知x=2101×(-0.100010),y=2100×(+0.010110)。 2、(7分)设某机器指令长度为20位,具有双地址,单地址,无地址三种指令类型,2、(8分)设存储器容量为128M字,字长64位,模块数m=8,分别用顺序方式和交若每个地址码用6位表示。试问:如果操作码采用变长编码,对于已设计出m条双地址指令,n条无地址指令,最多还可以设计出多少条单地址指令? 叉方式进行组织。存储周期T=200ns,数据总线宽度为64位,总线传送周期??50ns。问顺序存储器和交叉存储器的带宽各是多少?

本文来源:https://www.bwwdw.com/article/zcba.html

Top