数字电子技术基础第五版期末考试题

复习题

一．选择题：

1．下列各式中哪个是四变量A、B、C、D的最小项？（ ）

a．A′＋B′＋C b．AB′C c．ABC′D d．ACD 2．组合逻辑电路的分析是指（ ）。

a．已知逻辑要求，求解逻辑表达式并画逻辑图的过程 b．已知逻辑要求，列真值表的过程 c．已知逻辑图，求解逻辑功能的过程 3．正逻辑是指（ ）。

a．高电平用“1”表示，低电平用“0”表示 b．高电平用“0”表示，低电平用“1”表示 c．高电平、低电平均用“1”或“0”表示 4．寄存器、计数器属于（ ）。

a．组合逻辑电路 b．时序逻辑电路 c．数模转换电路 5．全加器是指（ ）的二进制加法器。

a．两个同位的二进制数相加 b．两个二进制数相加 c．两个同位的二进制数及来自低位的进位三者相加

6．4选1数据选择器的输出表达式Y＝A1′A0′ D0＋A1′A0D1＋A1A0′ D2＋A1A0D3，若用该数据选择器实现Y＝A1′，则D0～D3的取值为（a．D0 ＝D1＝1，D2＝D3＝0 b．D0 ＝D3＝0，D1＝D2＝1 c．D0 ＝D1＝D2＝D3＝1 7．JK触发器用做 T′ 触发器时，输入端J、K的正确接法是（ ）。 a．J＝K b．J=K＝0 c．J＝K＝1 8．按触发信号触发方式的不同来分，触发器有（ ）。

a．SR、JK、D、T、T′ 五类 b．TTL、CMOS两类 c．电平触发、脉冲触发、边沿触发三类 9．经过有限个CLK，可由任意一个无效状态进入有效状态的计数器是（ ）自启动的计数器。 a．不能 b．能 c．不一定能 10．在二进制算术运算中1+1=（ ）。 a．1 b．0 c．2

11．3线—8线译码器处于译码状态时，当输入A2A1A0=001时，输出Y7?~Y0?=（ ）。 a．11101111 b．10111111 c．11111101 12．时序电路输出状态的改变（ ）。

a．仅与该时刻输入信号的状态有关 b．仅与时序电路的原状态有关 c．与a、b皆有关 13．已知F＝(ABC＋CD)′，可以确定使F＝0的情况是（ ）。

a．A＝0，BC＝1 b．B＝1，C＝1 c．C＝1，D＝0 d．BC＝1，D＝1 14．一只四输入端与非门，使其输出为0的输入变量取值组合有（ ）种。 a．15 b．8 c．7 d．1 15．T触发器，在T=1时，加上时钟脉冲，则触发器（ ）。 a．保持原态 b．置0 c．置1 d．.翻转 16．采用集电极开路的OC门主要解决了（ ）。

a．TTL门不能相“与”的问题 b．TTL门的输出端不能“线与”的问题 c．TTL门的输出端不能相“或”的问题 17．D/A转换器能够将数字信号转变成（ ）。

a．正弦信号 b．数字信号 c．模拟信号 18．电路如图所示，这是由555定时器构成的：（ ） a． 多谐振荡器 b． 单稳态触c．施密特触发器 19．多谐振荡器可产生( ) a．正弦波 b．矩形脉冲

c．三角波

20．随机存取存储器具有( )功能

a．读/写 b．只读 c．只写

二、填空题：

1．已知Y=A(B+C)+CD，则Y′= _______ _。

2．完成数制间的转换：(F A)16=( )2=（ ）8421BCD。

3．二进制加法计数器从0计数到十进制数25时，需要_____个触发器构成，有_____个无效状态。 4．半导体存储器的种类很多，从制作工艺上可以分为___________和___________两大类。 5．___________和___________是衡量A/D转换器和D/A转换器性能优劣的主要标志。

。 ）三、化简下列逻辑函数：

1．F=AC+BC′ +A′B(公式法)

2．F(A,B,C,D)＝?m(2,3,7,8,11,14)＋?d(0,5,10,15)(卡诺图法) 3．F＝ABC + ABD + C′D′ + AB′ C + A′CD′+AC′D(卡诺图法) 4．F= AB′CD+ ABD + AC′D(公式法)

四．分析与设计：

1．写出右图所示电路输出信号Y的逻辑表达式，并说明其功能。

2．在下图所示边沿D触发器中，已知CLK、D的波形，试画出Q、Q′ 的波形，设触发器的初始状态为0。

3．用与非门设计四人表决电路，当四人中有三人或三人以上赞成时表示通过，其余情况时表示否决。 4

．

分

析

下

图

所

示

电

路

的

逻

辑

功

能

。

（设初始状态为000）

(1)．驱动方程(2)．状态方程：(3)．输出方程：(4)．状态转换表：(5)．状态转换图 (6)．电路功能：

5．用二进制计数器74LS161及适当门电路构成六进制计数器画出状态转换图及逻辑连线图。（设初始状态为0000）

附：部分答案

一. 选择题： 1. c 2. c 3. a 4. b 5. c 6. a 7. c 8. c 9. b 10. b 11. c 12. b 13. d 14.d 15. d 16. b 17. c 18. b 19. b 20. a

二. 填空题：

1. Y′=(A′+B′C′)(C′+D′)=A′C′+B′C′+A′D′ 2. 11111010 100101000 3. 5 6 4. 双极型 MOS型 5. 转换精度 转换速度 三. 化简：（每题4分，共16分） 四. 分析与设计： 1. 解：

功能: 同或或检偶电路(2分)

2. 解： 3. 解：) 4. ：

(6). 电路功能：它是一个同步的五进制的可以自启动的加法计数器。 5：

二．选择题：

1．下列各式中哪个是三变量A、B、C的最小项？（ ） a．A′＋B′＋C b．A＋AB′C c．ABC′ 2．组合逻辑电路的设计是指（ ）。

a．已知逻辑要求，求解逻辑表达式并画逻辑图的过程 b．已知逻辑要求，列真值表的过程 c．已知逻辑图，求解逻辑功能的过程 3．当TTL与非门的输入端通过一个小于700欧姆的电阻接地时相当于输入为（ ）。 a．逻辑1 b．逻辑0 c．不确定

4．在二进制的逻辑运算中，1+1＝（ ）。 a．0 b．1 c．2 5．半加器是指（ ）的二进制加法器。

a．两个同位的二进制数相加 b．两个二进制数相加 c．两个同位的二进制数及来自低位的进位三者相加

6．4选1数据选择器的输出表达式Y＝A1′A0′ D0＋A1′A0D1＋A1A0′ D2＋A1A0D3，若用该数据选择器实现Y＝A1，则D0～D3的取值为（a．D0 ＝D1＝1，D2＝D3＝0 b．D0 ＝D3＝0，D1＝D2＝1 c．D0 ＝D1＝0，D2＝D3＝1 7．JK触发器的特性方程是（ ）。

a．Q*＝KQ′＋J′Q b．Q*＝J′Q′＋KQ c．Q*＝JQ′＋K′Q 8．D触发器用做T′ 触发器时，输入端D的正确接法是（ ）。 a．D＝Q b．D=Q′ c．D＝1 9．按逻辑功能的不同来分，触发器有（ ）。

a．SR、JK、D、T、T′ 五类 b．TTL、CMOS两类 c．电平触发、脉冲触发、边沿触发三类 10．一个四位二进制的加法计数器，由0000状态开始，经过28个时钟脉冲后，此计数器的状态为（ ）。 a．1011 b．1100 c．1101 11．不属于时序逻辑电路的是（ ）。 a．寄存器 b．编码器 c．计数器

12．3线—8线译码器处于译码状态时，当输入A2A1A0=101时，输出Y7?~Y0?=（ ）。 a．11101111 b．10111111 c．11111101 13．时序电路输出状态的改变（ ）。

a．仅与该时刻输入信号的状态有关 b．仅与时序电路的原状态有关 c．与a、b皆有关 14．已知F＝(ABC＋CD)′，可以确定使F＝0的情况是（ ）。

a．A＝0，BC＝1 b．B＝1，C＝1 c．C＝1，D＝0 d．BC＝1，D＝1 15．一只四输入端与非门，使其输出为1的输入变量取值组合有（ ）种。 a．15 b．8 c．7 d．1 16．采用集电极开路的OC门主要解决了（ ）。

a．TTL门不能相“与”的问题 b．TTL门的输出端不能“线与”的问题 c．TTL门的输出端不能相“或”的问题 17．A/D转换器能够将模拟信号转变成（ ）。

a．正弦信号 b．数字信号 c．模拟信号 18．电路如图所示，这是由555定时器构成的：（ ） a． 多谐振荡器 b． 单稳态触c．施密特触发器 19．多谐振荡器可产生( ) a．正弦波 b．矩形脉冲 c．三角波

20．随机存取存储器具有(

)功能

a．读/写

b．只读

c．只写

二、填空题：

1．已知Y=((AB′+C) ′+D) ′+C，则Y′= _______ _。

2．完成数制间的转换：(A8)16=( )2=（ ）8421BCD。 3．二进制加法计数器从0计数到十进制24时，需要_____个触发器构成，有_____个无效状态。 4．半导体存储器的种类很多，从制作工艺上可以分为___________和___________两大类。 5．___________和___________是衡量A/D转换器和D/A转换器性能优劣的主要标志。

三、化简下列逻辑函数：

。 ）

1．F(A,B,C,D)＝?m(0,1,2,5,8,9,10,12,14)(卡诺图法)

2．F(A,B,C,D)＝?m(2,3,7,8,11,14)＋?d(0,5,10,15)(卡诺图法)

3．F＝AB′CD+ ABD + AC′D(公式法) 4．F=AC′+ABC+ACD′+CD(公式法)

四．分析与设计：

1．写出右图所示电路输出信号Y的逻辑表达式，并说明其功能。

2．在下图所示边沿JK触发器中，已知CLK、J、K的波形，试画出Q、Q′ 的波形，设触发器的初始状态为0。

3．用8选1数据选择器74HC151产生逻辑函数Z＝A C′ D＋A′ B′ C D＋BC＋BC′ D′。

4．用二进制计数器74LS161及适当门电路构成十一进制计数器画出状态转换图及逻辑连线图。（设初始状态为0000）

5．分析下图所示电路的逻辑功能。（设初始状态为000）

(1)．驱动方程： (2)．状态方程、 (3)．输出方程：

(4)．状态转换表： (5)．状态转换图： (6)．电路功能

附：部分答案 选择题：

1. c 2. a 3. b 4. b 5. a 6. c 7. c 8. b 9. a 10. b

11. b 12. a 13. c 14.d 15. a 16. b 17. b 18. b 19. b 20. a

二. 填空题：(每题2分，共10分) 1. Y′=(((A′+B)C ′) ′D′) ′C′

2. 10101000 101101000 3. 5 7 4. 双极型 MOS型 5. 转换精度 转换速度 三. 化简：

四. 分析与设计：

1.功能: 同或或检偶电路 2.

3. 解： 4. 解： 5. 解：

(6) 说明这个电路的逻辑功能：

这个电路是一个可控计数器。当A＝0时，是一个加法计数器，在时钟信号连续作用下，Q2Q1的数值从00到11递增。当A＝1时，是一个减法计数器，在时钟信号连续作用下，Q2Q1的数值从11到00递减。

三．选择题：

1．下列各式中哪个是四变量A、B、C、D的最小项？（ ）

a．A′＋B′＋C＋D b．AB′C c．ABD d．AB′C D 2．组合逻辑电路的设计是指（ ）。

a．已知逻辑要求，求解逻辑表达式并画逻辑图的过程 b．已知逻辑要求，列真值表的过程 c．已知逻辑图，求解逻辑功能的过程 3．负逻辑是指（ ）。

a．高电平用“1”表示，低电平用“0”表示 b．高电平用“0”表示，低电平用“1”表示 c．高电平、低电平均用“1”或“0”表示 4．寄存器属于（ ）。

a．时序逻辑电路 b．组合逻辑电路 c．数模转换电路 5．半加器是指（ ）的二进制加法器。

a．两个同位的二进制数相加 b．两个二进制数相加 c．两个同位的二进制数及来自低位的进位三者相加

6．4选1数据选择器的输出表达式Y＝A1′A0′ D0＋A1′A0D1＋A1A0′ D2＋A1A0D3，若用该数据选择器实现Y＝A1′，则D0～D3的取值为（ ）。 a．D0 ＝D1＝1，D2＝D3＝0 b．D0 ＝D3＝0，D1＝D2＝1 c．D0 ＝D1＝D2＝D3＝1 7．D触发器的特性方程是（ ）。

a．Q*＝DQ′ b．Q*＝DQ c．Q*＝D

8．JK触发器用做T触发器时，输入端J、K的正确接法是（ ）。 a．J＝K=T b．J=K＝0 c．J＝K＝1 9．按触发器逻辑功能的不同来分，触发器有（ ）。

a．SR、JK、D、T、T′ 五类 b．TTL、CMOS两类 c．电平触发、脉冲触发、边沿触发三类 10．TTL与非门悬空时相当于输入为（ ）。 a．逻辑1 b．逻辑0 c．不能确定 11．多谐振荡器能产生（ ）。

a．正弦波 b．脉冲波 c．三角波 12．三位二进制译码器，其输出端共有（ ）。 a．4 b．3 c．8

13．一个四位二进制的加法计数器，由0000状态开始，经过25个时钟脉冲后，此计数器的状态为（ ）。 a．1000 b．1001 c．1010 14．在二进制的逻辑运算中，1+1＝（ ）。 a．0 b．1 c．2

15．一只三输入端与非门，使其输出为0的输入变量取值组合有（ ）种。 a．15 b．8 c．7 d．1 16．下列说法不正确的是（ ）。

a．编码器是组合逻辑电路 b．单稳态触发器有两个稳定状态 c．计数器是组合逻辑电路 d．寄存器是时序逻辑电路 17．采用集电极开路的OC门主要解决了（ ）。

a．TTL门不能相“与”的问题 b．TTL门的输出端不能“线与”的问题 c．TTL门的输出端不能相“或”的问题 18．A/D转换器能够将模拟信号转变成（ ）。

a．正弦信号 b．数字信号 c．模拟信号 19．电路如图所示，这是由555定时器构成的：（ ） a． 多谐振荡器 b． 单稳态触发器b．施密特触发器 20．随机存取存储器具有( )功能

a．读/写 b．只读 c．只写

d．脉冲信号

二、填空题：

1．已知Y=AB+(C+D) ′，则YD= _______ _。

2．完成数制间的转换：(AF)16=( )2=（ ）8421BCD。 3．二进制加法计数器从0计数到十进制数27时，需要_____个触发器构成，有_____个无效状态。 4．半导体存储器的种类很多，从制作工艺上可以分为___________和___________两大类。 5．___________和___________是衡量A/D转换器和D/A转换器性能优劣的主要标志。

三、化简下列逻辑函数：

1．F(A,B,C,D)＝?m(0,1,2,5,8,9,10,12,14)(卡诺图法)

2．F(A,B,C,D)＝?m(2,3,7,8,11,14)＋?d(0,5,10,15)(卡诺图法) 3．F=AC+BC′ +A′B(公式法)

4．F=AC′+ABC+ACD′+CD(公式法)

四．分析与设计：

1．写出右图所示电路输出信号Y1、Y2的逻辑表达式，列出真值表，并说明电路完成什么逻辑功能。

C C

2．在下图所示边沿T触发器中，已知CLK、T的波形，试画出Q、Q′ 的波形，设触发器的初始状态为0。 （8分）

3．用二进制译码器74LS138三人表决电路。

4．用二进制计数器74LS161及适当门电路构成九进制计数器画出状态转换图及逻辑连线图。（设初始状态为0000）

5．分析下图所示电路的逻辑功能(设初始状态为000)。

(1)．驱动方程 (2)．状态方程： (3)．状态转换表： (4)．状态转换表 (5)．状态转换图：(6)．说明这个电路的逻辑功能 附：部分答案

一. 选择题：(每题1.5分，共30分)

1. d 2. a 3. b 4. a 5. a 6. a 7. c 8. a 9. a 10. a

11. b 12. c 13. b 14. b 15. d 16. c 17. b 18. b 19. b 20. a 二. 填空题：(每题2分，共10分) 1. YD=(A+B).(CD) ′

2. 10101111 101110101 3. 5 4 4. 双极型 MOS型

5. 转换精度 转换速度 三. 化简：（每题4分，共16分） 四. 分析与设计：（共44分）

1. 电路功能为:完成全加器的逻辑功能，A、B分别是加数和被加数，C是来自低位的进位，Y1是和，Y2是向高位的进位。 2.

3. 解：

4. 解：十一进制计数器，状态从0000－1010共11个有效状态 5. 解：

(6) 逻辑功能：

这个电路是一个同步的能自启动的七进制的加法计数器。

一．选择题（每小题1.5分） 第一章：

1.正逻辑是指（ A ）

A.高电平用“1”表示，低电平用“0”表示 B.高电平用“0”表示，低电平用“1”表示 C.高电平、低电平均用“1”或“0”表示

2.8421BCD码01100010表示十进制数为（ C ） A.15 B.98 C.62 D.42

3. 若1101是2421BCD码的一组代码，则它对应的十进制数是( C A.9

B.8

C.7

D.6

)

4.十进制数8对应的余3码为（ B ） A.1000

B.1011 C.1110 D.1101

5.一个6位二进制数能表示最大的十进制数是（D ） A.16

B.64

C.30

D.32

6.将100份文件顺序编码，如果采用二进制，最少需要( C )位 A.5 B.6 C.7 D.8 7. 压缩BCD码12H表示( A) A.12 B.+12 C.18 D.+18

8. 带符号位二进制数10011010的反码是（ A ）。

A. 11100101 B. 10011010 C. 10011011 D. 11100110 9. 十进制数5对应的余3码是（ B ）。

A. 0101 B. 1000 C. 1010 D. 1100 10. 二进制代码1011对应的格雷码是（C ）。

A. 1011 B. 1010 C. 1110 D. 0001 第二章：

1. 下列各式中哪个是四变量A、B、C、D的最小项？（C ） A.A′＋B′＋C B.AB′C A.AC?

C.ABC′D

D.ACD

D.BC

2. AB+A?C+(D )＝AB+A?C

B.B?C

C.AC

3. F=A（A?+B）+B（B+C+D）=( A )

A.B B.A+B C.1 D.C 4.ABC?+AD?在四变量卡诺图中有( C )个小格是“1”。 A. 13 B. 12 C. 6 D. 5 5. A?1?0?1?1?0?1=( A )。

A. A B.A? C. 0 D. 1 6. F(A，B，C)的任意两个最小项之积=( A )

A. 0 B. 1 C. (ABC)? D. ABC

7.已知函数F1=(A?B)C+AB,F2=AB+AC+BC；试问F1与F2的关系是（ D ） A.相等 B.反演 C.对偶 D.不相关 8. 下列逻辑等式中不成立的是( C ) A．(A?B)?=A?B?

B.(AB)?=A??B?

C.A?+AB=A+B D.A+AB=A

9. 某函数卡诺图中有4个“1”几何相邻，合并成一项可消去( B )个变量。 A. 1 B. 2 C. 3 D. 4

10. 下列各式中哪个是四变量A、B、C、D的最大项？（B ） A. A'?B'?C

B. A'?B?C'?D C. A'BC

D. AB'C'D

11. AB'(A?B)?（ A ）

A. AB B. AB' C. A?B D. A'B 12. F(A，B，C)的任意两个最大项之和=( A )

A. 0 B. 1 C. (ABC)? D. A?B?C 13. 下列函数中等于 A的是( D )

A.A+1 B.A’+A C.A’+AB D. A（A+B）

14.在逻辑代数的加法运算中：1+1=( A ) A.10

B.2

C.1

D.0

15. 指出下列说法那一个不是组合逻辑函数的表示方法是( C )

A.真值表 C.卡诺图

B.逻辑表达式

D.状态图和时序波形图

16.二输入异或门的逻辑函数表达式为( B ) A.Y(A,B)=AB

B.Y(A,B)=A?B

C.Y(A,B)=A+B

D.Y(A,B)=(AB)’

17. 下列函数中等于 AB的是( D )

A.(A+B)A B.(A+1)B C.B+AB D.A(AB) 18. 下列函数中等于1的是( D )

A.A?0 B. A?1 C. A?A D .A?A’

19. 三变量A、B、C的最小项中表示m5的是哪项（ D ） A.A′B′C B.AB′C′ C.ABC′ D.AB′C

20. 三变量A、B、C的最小项中跟AB′C′不相邻的是哪项（ D ） A.A′B′C B.A′B′C′ C.AB′C D.ABC′ 21. A=1,B=0时，以下运算结果为0的是 （B ） A.(AB)’ B.(A+B)’ C.A?B D.A⊙B’ 22. 以下公式不正确的是（ C ）

A.AB=BA B.(AB)’=A’+B’ C.A+AB’=A+B’ D.AB+A’C+BC=AB+A’C 23. 以下常用公式不正确的是（C ）

A.A(A+B)=A B.A(AB)’=AB’ C.A’(AB)’=A’ D.A+AB=B 24. A?1＝（ C ）。

A. A B. 1 C. A? D. 0

25. 含有A、B、C、D四个逻辑变量的函数Y=A+B+D中所含最小项的个数是（ C ）。 A. 3 B. 8 C. 14 D. 16

26. 为了将600份文件顺序编码，如果采用二进制代码，最少需要用（ B ）位。 A. 3 B. 10 C. 1024 D. 600

27. 为了将600个运动员顺序编码，如果采用八进制代码，最少需要用（ B ）位。 A. 3 B. 4 C. 10 D. 75 第三章:

1.当TTL与非门的输入端悬空时相当于输入为( ) A.逻辑0

B.逻辑1

)结构，否则会产生数据冲突。

C.不确定 D.0.5V

2.在数字系统里，当某一线路作为总线使用，那么接到该总线的所有输出设备（或器件）必须具有( A.集电极开路 B.三态门 C.灌电流 D.拉电流 3.采用集电极开路的OC门主要解决了（ ） A.TTL门不能相“与”的问题 B.TTL门的输出端不能“线与”的问题

C.TTL门的输出端不能相“或”的问题

4.以下能正确得到TTL噪声容限的等式是( ) A. UNH=UOHmin-UIHmax B. UNH=UOHmax-UIHmin C. UNH=UILmin-UOLmin

D. UNH=UILmax-UOlmax

5.将TTL与非门作非门使用，则多余输入端应做( )处理 A.全部接高电平 C.全部接地

B.部分接高电平，部分接地 D.部分接地，部分悬空

6.某集成电路芯片，查手册知其最大输出低电平UOLmax=0.5V，最大输入低电平UILmax=0.8V，最小输出高电平UOHmin=2.7V，最小输入高电平UIHmin=2.0V，则其低电平噪声容限UNL=( ) A.0.4V

B.0.6V

C.0.3V

D.1.2V

7.数电中MOS管的导通条件是（ ） A.源极为高电平

B. 栅极为高电平

C.漏极为高电平

8.数电中三极管的导通条件是（ ） A.基极为高电平 B. 集电极为高电平 9. 以下器件不可做开关元件的是（ ）

C.发射极为高电平

A. 二极管 B.三极管 C.场效应管 D.可变电阻

10. 三极管的三个电极不包括（ ）

A.基极 B.集电极 C.漏极 D.发射极 11. 场效应管的三个电极不包括（ ） A. 栅极 B.源极 C.基极 D.漏极 12. 二极管的基本特性是（ ）

A.单向导电 B.有两个电极 C.可发光 D.可导电 13. 三极管CE间导电性最好是工作于（ ） A.截止区 B.饱和区 C.放大区

14. 场效应管DS间导电性最强是工作于（ ） A.截止区 B.可变电阻区 C.恒流区

15. 下列哪个特点不属于CMOS传输门？（ ）

A. CMOS传输门属于双向器件。 B. CMOS的输入端和输出端可以互易使用。 C. CMOS传输门很容易将输入的高、低电平VDD1/0V变换为输出的高、低电平VDD2/0V。 16. 晶体三极管是（ ），场效应管是（ ）。

A. 电压控制器件 B. 电流控制器件 C. 其它物理量控制器件 17. 如果将与非门当作反相器使用，各输入端应如何连接？ （ ） A. 与非门的一个输入端当作反相器的输入端，其它输入端都接高电平 B. 与非门的一个输入端当作反相器的输入端，其它输入端都接低电平 C. 与非门的一个输入端当作反相器的输出端，其它输入端都接高电平 D. 与非门的一个输入端当作反相器的输出端，其它输入端都接低电平 18. 下列哪种门电路不能实现数据的双向传输？ （ ） A. OD门 B. CMOS传输门 C. 三态门 19. 如果将异或门当作反相器使用，各输入端应如何连接？ （ ） A. 异或门的一个输入端当作反相器的输入端，另一个输入端都接高电平 B. 异或门的一个输入端当作反相器的输入端，另一个输入端都接低电平 C. 异或门的一个输入端当作反相器的输出端，另一个输入端都接高电平 D. 异或门的一个输入端当作反相器的输出端，另一个输入端都接低电平 第四章:

1.编码电路和译码电路中，（

）电路的输入是二进制代码

A.编码 B.译码 C.编码和译码 2.组合逻辑电路输出状态的改变（

）

A.仅与该时刻输入信号的状态有关 B.仅与时序电路的原状态有关

C.与A、B皆有关

3.16位输入的二进制编码器，其输出端有( )位 A. 256 B. 128 C. 4 D. 3 4.对于四位二进制译码器，其相应的输出端共有( )

A.4个

B. 16个

C. 8个 D. 10个

5.在下列逻辑电路中，不是组合逻辑电路的有(

)

A.译码器 B.编码器 C.全加器 D.寄存器

6.用四选一数据选择器实现函数Y=A1A0?A?1A0，应使（ ）

A.D0=D2=0，D1=D3=1 B.D0=D2=1，D1=D3=0

C.D0=D1=0，D2=D3=1 D.D0=D1=1，D2=D3=0

7.对于输出低电平有效的2—4线译码器来说要实现，Y=A?B?AB?的功能，应外加( A.或门 B.与门 C.或非门 D.与非门 8.两片8-3线优先编码器(74148)可扩展成( )线优先编码器。 A. 16-4 B. 10-5 C. 16-8 D. 10-8 9.两片3-8线译码器(74138)可扩展成( )线译码器。 A. 4-16 B. 5-10 C. 8-16 D.8-10

10.3线-8线译码器74LS138处于译码状态时，当输入A2A1A0=001时，输出

Y7?~Y0?=(

)

A.11101111 B.10111111 C.11111101

D.11110011 11.对于三位二进制译码器，其相应的输出端共有(

)

A.4个

B. 16个

C. 8个 D. 10个

)

本文来源：https://www.bwwdw.com/article/z2d2.html