微型计算机概述

返回首页

第一章|第二章|第三章|第四章|第五章|第六章|第七章|第八章|第九章|第十章|第十一章 首页 > 课程课件 第一讲： 第一章 微型计算机概述 回 顾：计算机系统的基础知识，包括计算机系统的组成(包括硬件与软件)、及其功能实质。 本讲重点：微处理器及微机系统的发展历程，微机系统与一般意义上的计算机 系统的联系与差别，强调微型计算机系统是具有独特结构的计算机系统，由此决定功能及其特点。 讲授内容： 1.1 微机发展概述 计算机系统是能够自动地、快速地、准确地进行信息处理的电子工具，其工作过程态的快速变化。 1946年，世界上出现了第一台由电子管构成的，能够按照人们事先的安排，快速ENIAC电子计算机以来，计算机及其相关技术经历了一个快速发展的过程。 一般来说，电子计算机发展历程的各个阶段，是以所采用的电子器件的不同来划分管、中小规模集成电路和大规模及超大规模集成电路计算机。 微型计算机属于第四代电子计算机产品，即大规模及超大规模集成电路计算机，是展，芯片集成度不断提高的产物。 我们知道，主机按体积、性能和价格分为巨型机、大型机、中型机、小型机和微型理上来讲，微型机与其它几类计算机并没有本质上的差别。所不同的是由于采用了使得其在结构上具有独特的特点，即将组成计算机硬件系统的两大核心部分—运算一片集成电路芯片上，显然该芯片是整个微机系统的核心，称为中央处理器CPU，

微处理器是微机系统的核心部分，自70年代初出现第一片微处理器芯片以来，微几乎每两年翻一番，其发展速度大大超过了前几代计算机。

微机系统及相关技术的发展，主要涉及到以下几个方面：CPU、主频、缓存、新技术、3D NOW！技术等）。

一、 微机的发展

微机系统的核心部件为CPU，因此我们主要以CPU的发展、演变过程为 线索，来介绍微机系统的发展过程，主要以Intel公司的CPU为主线。

第一代：4位及低档8位微处理器

? 1971年，Intel公司推出第一片4位微处理器Intel4004，以其为核心组成了随后出现的Intel4040，是第一片通用的4位微处理器。

? 1972年，Intel8008，8位，集成度约2000管/片，时钟频率1MHz。

第二代：中、低档8位微处理器

? 1973年～1974年，Intel8008、M6800、Rockwell6502，8位，集成度5000管/

这一时期，微处理器的设计和生产技术已经相当成熟，组成微机系统的其它部件也着提高集成度、提高功能与速度，减少组成系统所需的芯片数量的方向发展。

第三代：高、中档8位微处理器

? 1975年～1976年，Z－80，Intel8085，8位，时钟频率2～4MHz，集成度约一系列单片机。

第四代：16及低档32位微处理器

? 1978年，Intel首次推出16位处理器8086（时钟频率达到4～8MHz），808线都是16位，地址总线为20位，可直接访问1MB内

存单元。

? 1979年，Intel又推出8086的姊妹芯片8088（时钟频率达到48MHz），集成片。它与8086不同的是外部数据总线为8位（地址线为20位）。

? 1982年，Intel推出了80286（时钟频率为10MHz），该芯片仍然为16位结（实模式），并增加了部分新指令和一种新的工作模式——保护模式。

24位，可访问16MB内存，其工作频率也较8086提高了许多。80286向后兼容808

? 1985年，Intel又推出了32位处理器80386（时钟频率为20MHZ），该芯片拟8086”的工作模式，可以在操作系统控制下模拟多个8086同时工作。

总线都是32位，可访问4GB内存，并支持分页机制。除了实模式和保护模式外，8

? 1989年推出了80486（时钟频率为30～40MHz），集成度达到15万～50万管

至上百万管/片，因此被称为超级微型机。早期的80486相当于把80386和完成浮

80387以及8kB的高速缓存集成到一起，这种片内高速缓存称为一级（L1）缓存，上CPU主频发展速度的矛盾。

二级（L2）缓存。后期推出的80486 DX2首次引入了倍频的概念，有效缓解了外部

第五代：高档32位微处理器

? 1993年，Intel公司推出了新一代高性能处理器Pentium（奔腾），Pentium

标量结构（支持在一个时钟周期内执行一至多条指令），且一级缓存的容量增加到

大提升了CPU的性能，使得Pentium的速度比80486快数倍。除此之外，Pentium

能，把一个低主频CPU当作高主频CPU来使用，使得花费较低的代价可获得较高的

? AMD和Cyrix推出了与Pentium兼容的处理器K5和6x86，但是由于这些产品的

超频性能不强，且主频始终跟在Intel后面跑，因此只获得了少部分的市场份额。

? 1996年，Intel公司推出了Pentium Pro（高能奔腾），该芯片具有两大特色

CPU同频运行的256kB或512kB二级缓存；二是支持动态预测执行，可以打乱程序

优化顺序同时执行多条指令，这两项改进使得Pentium Pro的性能又有了质的飞跃

? 1997年初，Intel发布了Pentium的改进型号——Pentium MMX（多能奔腾）用的能力。

32kB，同时增加了57条MMX（多媒体扩展）指令，有效地增强了CPU处理音频、

? 兼容CPU厂商在这段时间也相继推出了多款产品来与Pentium MMX竞争，其中

的K6。K6也支持MMX指令集，拥有一级缓存64kB，整数运算性能相当优秀，超过了意。

甚至逼近PⅡ。但K6并没有解决浮点运算性能差的问题，在图形、图像、游戏等

? 1997年推出了PⅡ。PⅡ是对Pentium Pro的改进，因为其核心结构与Penti16位指令的执行速度，且支持MMX指令集。

? 1998年推出了赛扬（Celeron）如P3图1-1所示，其特点是去掉了PⅡ的二略的东西，从而将价格降了下来。

? 1999年又推出了开发代号为Coppermine的PⅢ，该芯片加入了引起争议的CSSE（Streaming SIMD Extensions，单一指令多数据流扩展）指令集，这是针对计的70条新指令，大大加强CPU在三维图像和浮点运算方面的能力。

? 2000年3月底，Intel又推出了566MHz和600MHz的赛扬Ⅱ（也叫Coppermi

? 到目前为此，赛扬已经经历了几次更新换代。第一代为没有二级缓存的赛扬

带128kB二级缓存的赛扬300A、333A、?、533，中间又将Slot 1接口改为了So下了汗马功劳。

CPU芯片的发展趋势：基因芯片、光电芯片。

于Socket 7，有370个针脚，与Socket 7不兼容），第三代为赛扬Ⅱ，它们为I

二、 微型计算机的特点

微型计算机本质上与其它计算机并无太多的区别，所不同的是由于广泛采用了集成中央处理器CPU，因此带来微型计算机系统的下列一系列特点： 1. 体积小，重量轻 2. 价格低

3. 可靠性高，结构灵活 4. 应用面广

件，特别是把组成计算机系统的两大核心部件—运算器和控制器集成在一起，形成

5. 功能强，性能优越。

大家可以仔细考虑以下，上述特点是否都与组成器件集成度的 不断提高，有着非常密切的关系。

习题与思考：

1． 计算机系统的根本功能是什么？完成相应功能的实质是什么？ 2． 试述微型计算机系统与一般计算机系统的联系和差别。 3． 微型计算机系统有哪些特点？具有这些特点的根本原因是什么？

第二讲：

1.2 微机系统的组成、结构与工作过程

回 顾：微型计算机的发展历程、特点，特别是集成电路技术与微型计算机及

相互关系。

本讲重点：微型计算机及微机系统的组成，微型计算机的三总线结构，内总线和

微处理器的内部结构，微机系统的工作过程。

讲授内容：

一、 微机系统的组成与结构

1．微机的组成

? 如图所示，是微型计算机的典型

中我们可以看出，微型计算机由微处

的内部存储器（包括②ROM、RAM）、

处理器是整个微型计算机的核心部件。

? 内部存贮器，按照读写方式的不同，分为ROM和RAM两种类型；

成。各功能部件之间通过④总线有机

? 输入/输出接口电路是

机之间的连接电路，在两者

作用；

过程中，起暂存、缓冲、类

? 总线是CPU与其它各功

传输的通道，按所传送信息三种类型。

2．微机系统的组成

微型计算机再加上外设、电源、软件等构成微机系统。微机系统常用的外

以分为数据总线DB、地址

围设备有显示器、打印机、键盘等；系统软件一般包括操作系统、编译、编辑、汇微处理器、微型计算机与微型计算机系统三者之间的关系如下：

3．微型计算机的总线结构 (1).引言

微型计算机是由具有不同功能的一组功能部件组成的，系统中各功能部件的类型和关系称为微型计算机的结构。

微型计算机大多采用总线结构，因为在微型计算机系统中，无论是各部件之间的信内部信息的传送，都是通过总线进行的。 (2).什么是总线

所谓总线，是连接多个功能部件或多个装置的一组公共信号线。 按在系统中的不同位置，总线可以分为内部总线和外部总线。内部

总线是CPU内部各功能部件和寄存器之间的连线；外部总线是连接 系统的总线，即连接CPU、存储器和I/O接口的总线，又称为系统 总线。

微型计算机采用了总线结构后，系统中各功能部件之间的相互关系变为各个部件面

一个部件只要符合总线标准，就可以连接到采用这种总线标准的系统中，使系统的

以发展，微型机中目前主要采用的外部总线标准有：PC—总线，ISA—总线，VESA

(3).三总线结构

按所传送信息的不同类型，总线可以分为数据总线DB(Data Bus)、地址总和控制总线CB(Control Bus)三种类型，通常称微型计算机采用三总线结构。

①地址总线(Address Bus)

地址总线是微型计算机用来传送地址信息的信号线。地址总线的位数决定了CPU可

间的大小。因为地址总是从CPU发出的，所以地址总线是单向的、三态总线。单向

向传送，三态指除了输出高、低电平状态外，还可以处于高阻抗状态（浮空状态）②数据总线(Data Bus)

数据总线是CPU用来传送数据信息的信号线（双向、三态）。数据总线是双向

可以从CPU送到其它部件，也可以从其它部件传送给CPU，数据总线的位数和处理③控制总线(Control Bus)

控制总线是用来传送控制信号的一组总线。这组信号线比较复杂，由它来实现CP

括存储器和I/O接口）的控制及接收外部传送给CPU的状态信号，不同的微处理器

控制总线的信号线，有的为单向，有的为双向或三态，有的为非三态，取决于具体4. 微处理器的内部结构与基本功能

(1)概述

微处理器的内部结构受大规模集成电路制造工艺的严格约束，表现为芯片的面积不

数量也不能过多。因此，通用微处理器的内部结构及其同外部电路的连接方式，都时享用。

微处理器外部一般采用上述三总线结构；内部则采用单总线即内部所有单元电路都

一个典型的8位微处理器的结构如图1-4所示，主要包括以下几个重要部分算单元(ALU)，状态标志寄存器，寄存器阵列，指令寄存器，指令译码器和定时及路。

1-4 典型8位微处理器结构

(2) 累加器和算术逻辑运算部件

累加器和算术逻辑运算部件主要用来完成数据的算术和逻辑运算。ALU有2个输入

中一端接至累加器，接收由累加器送来的一个操作数；另一端通过数据总线接到寄同时将操作结果的特征状态送标志寄存器。

二个操作数。参加运算的操作数在ALU中进行规定的操作运算，运算结束后，一方

累加器是一个特殊的寄存器，它的字长和微处理器的字长相同，累加器具有输入／理器中占有很重要的位置。 (3) 寄存器阵列

处理器采用累加器结构可以简化某些逻辑运算。由于所有运算的数据都要通过累加

①通用寄存器组：可由用户灵活支配，用来寄存参与运算的数据或地址信息。 ②地址寄存器：专门用来存放地址信息的积存器。

③指令指针IP：它的作用是指明下一条指令在存储器中的地址。每取一个指令字程序需要转移或分支，只要把转移地址放入IP即可。

④变址寄存器SI，DI：变址寄存器的作用是用来存放要修改的地址，也可以用来

⑤堆栈指示器SP：用来指示RAM中堆栈栈顶的地址。SP寄存器的内容随着堆栈操化。

(4) 指令寄存器，指令译码器和定时及各种控制信号的产生电路

①指令寄存器(Instruction Register，IR)用来存放当前正在执行的指令代码；

②指令译码器ID(Instruction Delocler)用来对指令代码进行分析、译码，根据相应的控制信号；

③时序逻辑产生出各种操作电位、不同节拍的信号、时序脉冲等执行此条命令所需(5) 内部总线和总线缓冲器

内部总线把CPU内各寄存器和ALU连接起来，以实现各单元之间的信息传送。内部信息(数据或地址)，它具有驱动放大能力。

线和地址总线，它们分别通过数据缓冲器和地址缓冲器与芯片外的系统总线相连。

二、 微机系统的工作过程

我们已经介绍了微型计算机的组成及系统结构，并且分析讨论了作为微型

计算机核心部件的CPU的内部结构，在这一基础上，讨论微型计算机系统的工 作过程，是本课程的核心内容。 1．程序存储及程序控制的基本概念 (1)．计算机工作过程的实质

计算机之所以能在没有人直接干预的情况下，自动地完成各种信息处理 任务，是因为人们事先为它编制了各种工作程序，计算机的工作过程，就是执 行程序的过程。 (2)．程序存储

程序是由一条条指令组合而成的，而指令是以二进制代码的形式出现的， 把执行一项信息处理任务的程序代码，以字节为单位，按顺序存放在存储器 的一段连续的存储区域内，这就是程序存储的概念。 (3)．程序控制

计算机工作时，CPU中的控制器部分，按照程序指定的顺序（由码段寄存器C

指引），到存放程序代码的内存区域中去取指令代码，在CPU中完成对代码的分析程序控制的概念，

制器部分依据对指令代码的分析结果，适时地向各个部件发出完成该指令功能的所

(4)．冯．诺依曼概念，程序存储及程序控制的概念，是由美籍匈牙利人冯．诺依冯．诺依曼概念。

简单地讲，微型计算机系统的工作过程是取指令(代码)→分析指令(译码)→执行指具体工作过程见教材P7～P10。

微机系统的组成、结构和工作过程是《微机原理》这门课程的核心内容，是进容的必要的基础知识，希望大家要认真对待。

习题与思考：

1．微型计算机系统有哪些功能部件组成？它们各自具有什么结构？采用什么样的结构？ 2．试说明程序存储及程序控制的概念。 3．请说明微型计算机系统的工作过程。 4．试说明微处理器字长的意义。

5．什么是微处理器？什么是微型计算机？什么是微机系统？它们之间的关系如何？

第三讲：

1.3 8086/8088微处理器

回 顾：微型计算机及微机系统的组成、结构与工作过程，CPU的基本概念

与一般结构。

本讲重点：8086/8088微处理器的一般性能特点，内部编程结构的两大组成部分

协调关系，处理器状态字PSW及各个标志位，8086/8088微机系统的存储器组织。

讲授内容：

一、 8086/8088微处理器 1．引言

8086/8088微处理器是Intel公司推出的第三代CPU芯片，它们的内部结构基本相中。

2．8086微处理器的一般性能特点：

? 16位的内部结构，16位双向数据信号线； ? 20位地址信号线，可寻址1M字节存储单元； ? 较强的指令系统；

? 利用第16位的地址总线来进行I/O端口寻址，可寻址64K个I/O端口； ? 中断功能强，可处理内部软件中断和外部中断，中断源可达256个； ? 单一的＋5V电源，单相时钟5MHz。

另外，Intel公司同期推出的Intel8088微处理器一种准16位微处理器，其

进行操作及存储器寻址，但外部性能有所差异，两种处理器都封装在相同的40脚

内部寄存器，内部操作等均按16位处理器设计，与Intel8088微处理器基本上相数据线只有8位，目的是为了方便地与8位I/O接口芯片相兼容。 3．8086/8088CPU的编程结构

编程结构：是指从程序员和使用者的角度看到的结构，亦可称为功能结构。 如图1－7(P11)所示是8086/8088CPU的内部功能结构。

从功能上来看，8086/8088CPU可分为两部分，即总线接口部件BIU（Bus InterfaEU（Execution Unit）。 (1) 执行部件（EU） 功能：负责指令的执行。

组成：包括①ALU(算术逻辑单元)、②通用寄存器组和③标志寄存器等，主要进行算。

图1-7 8086/8088CPU内部功能结构图

(2) 总线接口部件（BIU）

功能：负责与存储器及I/O接口之间的数据传送操作。具体来看，完成取指令送指

件的动作，从内存单元或I/O端口取操作数，或者将操作结果送内存单元或者I/

组成：它由①段寄存器（DS、CS、ES、SS）、②16位指令指针寄存器IP（指向下一条

③20位地址加法器（用来产生20位地址）和④6字节（8088为4字节）指令队列(3) 8086/8088BIU的特点

①8086/8088的指令队列分别为6/4个字节，在执行指令的同时，可从内存中取出在指令队列中，可以提高CPU的工作效率。

②地址加法器用来产生20位物理地址。8086/8088可用20位地址寻址1M字节的址加法器。

例如：CS＝0FE00H，IP＝0400H，则表示要取指令代码的物 理地址为0FE400H。

(4) BIU与EU的动作协调原则：

的寄存器都是16 位，因此需要由一个附加的机构来计算出20位的物理地址，这

总线接口部件（BIU）和执行部件（EU）按以下流水线技术原则协调工作，共同完务：

①每当8086的指令队列中有两个空字节，或8088的指令队列中有一个空字节时，取到指令队列中。其取指的顺序是按指令在程序中出现的前后顺序。

②每当EU准备执行一条指令时，它会从BIU部件的指令队列前部取出指令的代码

去执行指令。在执行指令的过程中，如果必须访问存储器或者I／O端口，那么E

总线周期，完成访问内存或者I／O端口的操作；如果此时BIU正好处于空闲状态去响应EU发出的访问总线的请求。

③当指令队列已满，且EU又没有总线访问请求时，BIU便进入空闲状态。

线请求。如BIU正将某个指令字节取到指令队列中，则BIU将首先完成这个取指令

④在执行转移指令、调用指令和返回指令时，由于待执行指令的顺序发生了变化，

入的字节被自动消除，BIU会接着往指令队列装入转向的另一程序段中的指令代码

从上述BIU与EU的动作管理原则中，不难看出，它们两者的工作是不同步的，

相互配合的关系，使得8086/8088可以在执行指令的同时，进行取指令代码的操作

是一种并行工作方式，改变了以往计算机取指令→译码→执行指令的串行工作方式

率，这正是8086/8088获得成功的原因之一。 (5) 8086/8088CPU内部寄存器 8086/8088内部的寄存器可以分为通用寄存器和专用寄存器两大类，专用寄存器包寄存器等。 ①通用寄存器 8086/8088有4个16位的通用寄存器（AX、BX、CX、DX），可以存放16位的操作位的寄存器（AL、AH；BL、BH；CL、CH；DL、DH）来使用。其中AX称为累加器，CX称为计数寄存器，DX称为数据寄存器，这些寄存器在具体使用上有一定的差别，②指针寄存器 系统中有两个16位的指针寄存器SP和BP，其中SP是堆栈指针寄存器，由它和堆确定堆栈在内存中的位置； BP是基数指针寄存器，通常用于存放基地址。 ③变址寄存器 系统中有两个16位的变址寄存器SI和DI，其中SI是源变址寄存器，DI是目的变令的变址寻址方式。 表1-2 内部寄存器主要用途 寄存器 用 途 AX 字乘法，字除法，字I/O AL 字节乘，字节除，字节I/O，十进制算术运算 AH 字节乘，字节除 BX 转移 CX 串操作，循环次数 CL 变量移位，循环控制 DX 字节乘，字节除，间接I/O ④控制寄存器 IP、标志寄存器是系统中的两个16位控制寄存器，其中IP是指令指针寄存器，用

行顺序，它和代码段寄存器CS一起可以确定当前所要取的指令的内存地址。顺序CS和IP同时改变时，会产生段间的程序转移。

一个指令字节，IP自动加1，指向下一个要读取的字节；当IP单独改变时，会发

标志寄存器的内容被称为处理器状态字PSW，用来存放8086/8088CPU在工作过程⑤段寄存器

系统中共有4个16位段寄存器，即代码段寄存器CS、数据段寄存器DS、堆栈制程序区，DS和ES控制数据区，SS控制堆栈区。 (6) 处理器状态字PSW

8086/8088内部标志寄存器的内容，又称为处理器状态字PSW。其中共有9 个标志位，可分成两类：一类为状态标志，一类为控制标志。其中状态标志表 示前一步操作（如加、减等）执行以后，ALU所处的状态，后续操作可以根据 这些状态标志进行判断，实现转移；控制标志则可以通过指令人为设置，用以

寄存器ES。这些段寄存器的内容与有效的地址偏移量一起，可确定内存的物理地

对某一种特定的功能起控制作用（如中断屏蔽等），反映了人们对微机系统工作 方式的可控制性。

图1－8 标志寄存器

PSW中各标志位的安排如图1－8所示(P12)，这些标志位的含义如下： ①状态标志：6个

? CF—进位标志位，做加法时最高位出现进位或做减法时最高位出现借位，该

? PF—奇偶标志位，当运算结果的低8位中l的个数为偶数时，则该位置1，反

? AF—半进位标志位，做字节加法时，当低四位有向高四位的进位，或在做减

位的借位时，该标志位就置1。通常用于对BCD算术运算结果的调整。（例：1101 0110其中AF＝1，CF＝1）

? ZF—零标志位，运算结果为0时，该标志位置1，否则清0。

? SF—符号标志位，当运算结果的最高位为1，该标志位置1，否则清0。即与运

? OF—溢出标志位，OF溢出的判断方法如下： 加法运算：

若两个加数的最高位为0，而和的最高位为1，则产生上溢出； 若两个加数的最高位为1，而和的最高位为0，则产生下溢出； 两个加数的最高位不相同时，不可能产生溢出。 减法运算：

若被减数的最高位为0，减数的最高位为1，而差的最高位为1，则产生上溢出； 若被减数的最高位为1，减数的最高位为0，而差的最高位为0，则产生下溢出； 被减数及减数的最高位相同时，不可能产生溢出。

如果所进行的运算是带符号数的运算，则溢出标志恰好能够反映运算结果是否该位置1，反之为0。 举例：

＋

0101 0100 1001

0100 0101 1001

0011 0110 1010

1001 1010 0011

符号数所能表达的范围，即字节运算大于十127或小于－128时，字运算大于十32

CF＝0、AF＝1、PF＝1、ZF＝0、SF＝1、OF＝1（两正数相加结果为负）

一般来讲，不是每次运算后所有的标志都改变，只是在某些操作之后，才对其中某个标志进行

②控制标志：3个

? TF—陷阱标志位(单步标志位、跟踪标志)。当该位置1时，将使8086/8088常用于程序的调试。

? IF—中断允许标志位，若该位置1，则处理器可以响应可屏蔽中断，否则就不

? DF—方向标志位，若该位置1，则串操作指令的地址修改为自动减量方向，反

二、 存储器组织（P13）

1. 存储容量

8088/8086有20根地址总线，因此，它可以直接寻址的存储器单元数为 220=1Mbyte 2. 物理地址

8088/8086可直接寻址1Mbyte的存储空间，其地址区域为00000H— FFFFFH，与存储单元一一对应的20位地址，我们称之为存储单元的物理地址。 3. 存储器的分段及段地址

由于CPU内部的寄存器都是16位的，为了能够提供20位的物理地址，系统中采用始地址的16位偏移 量。

规定存储器的一个段为64KB，由段寄存器来确定存储单元的段地址，由指令提供

这样，系统的整个存储空间可分为16个互不重叠的逻辑段，如图1-9所示。

存储器的每个段的容量为64KB，并允许在整个存储空间内浮动，即段与段之间可以连续排列，非常灵活，如图1-10所示(P14)。

图1-9 存储空间段结构 图1-10 分段逻辑结构

4. 偏移地址

偏移地址是某存储单元相对其所在段起始位置的偏移字节数，或简称偏移量。它是据指令的不同，它可以来自于CPU中不同的16 位寄存器（IP、SP、BP、SI、DI、BX等）。 5. 物理地址的形成

物理地址是由段地址与偏移地址共同决定的，段地址来自于段寄存器（CS、

DS、ES、SS），是十六位地址，由段地址及偏移地址计算物理地址的表达式如下： 物理地址=段地址×16+偏移地址

例如：系统启动后，指令的物理地址由CS的内容与IP的内容共同决定， 由于系统启动的CS=0FFFFH，IP=0000H，所以初始指令的物理地址为0FFFF0H， 我们可以在0FFFF0H单元开始的几个单元中，固化一条无条件转移指令的代 码，即转移到系统初始化程序部分。

6. 存储器分段组织带来存储器管理的新特点

首先，在程序代码量、数据量不是太大的情况下，可使它们处于同一段内， 即使它们在64Kbyte的范围内，这样可以减少指令的长度，提高指令运行的速

度；

其次，内存分段为程序的浮动分配创造了条件；

第三，物理地址与形式地址并不是一一对应的，举例：6832H：1280H，物理地址为第四，各个分段之间可以重叠 7. 特殊的内存区域

8088/8086系统中，有些内存区域的作用是固定的，用户不能随便使用，如：① 中断矢量区：00000H—003FFH共1K字节，用以存放256种中断类型的 中断矢量，每个中断矢量占用4个字节，共256×4=1024=1K

② 显示缓冲区：B0000H—B0F9FH约4000（25×80×2）字节，是单色显示器 的显示缓冲区，存放文本方式下，所显示字符的ASCII码及属性码；B8000H —BBF3FH约16K字节，是彩色显示器的显示缓冲区，存放图形方式下，屏 幕显示象素的代码。

③ 启动区：FFFF0H—FFFFFH共16个单元，用以存放一条无条件转移指令 的代码，转移到系统的初始化部分。

习题与思考：

1．8086/8088 CPU由哪两部分组成？它们的主要功能各是什么？它们之间是如何协调 工作的？

2．8086/8088 CPU中有哪些寄存器？各有什么用途？标志寄存器F有哪些标志位？各 在什么情况下置位？

3．8086/8088系统中储存器的逻辑地址和物理地址之间有什么关系？表示的范围各为多

少？

4．已知当前数据段位于储存器的A1000H到B0FFFH范围内，问DS=？

5．某程序数据段中存有两个数据字1234H和5A6BH，若已知DS=5AA0H，它们的偏 移地址分别为245AH和3245H，试画出它们在储存器中的存放情况。

第四讲：

1.3 8086/8088微处理器

回 顾：8086/8088微型计算机的组成、结构及微机系统的工作过程，微机系

概念。

本讲重点：8086/8088CPU的两种工作模式，8086/8088CPU的外部结构，即引脚讲授内容：

三、 8086/8088微处理器工作模式及外部结构

1．8086/8088CPU的两种工作模式

为了适应各种使用场合，在设计8088/8086CPU芯片时，就考虑了其应能够 使它工作在两种模式下，即最小模式与最大模式。

所谓最小模式，就是系统中只有一个8088/8086微处理器，在这种情况下， 所有的总线控制信号，都是直接由8088/8086CPU产生的，系统中的总线控制逻 辑电路被减到最少，该模式适用于规模较小的微机应用系统。

最大模式是相对于最小模式而言的，最大模式用在中、大规模的微机应用

系统中，在最大模式下，系统中至少包含两个微处理器，其中一个为主处理器， 即8086/8086CPU，其它的微处理器称之为协处理器，它们是协助主处理器工作

的。

与8088/8086CPU配合工作的协处理器有两类，一类是数值协处理器8087 另一类是输入/输出协处理器8089。

8087是一种专用于数值运算的协处理器，它能实现多种类型的数值运算， 如高精度的整型和浮点型数值运算，超越函数（三角函数、对数函数）的计算 等，这些运算若用软件的方法来实现，将耗费大量的机器时间。换句话说，引 入了8087协处理器，就是把软件功能硬件化，可以大大提高主处理器的运行速 度。

8089协处理器，在原理上有点象带有两个DMA通道的处理器，它有一套专

门用于输入/输出操作的指令系统，但是8089又和DMA控制器不同，它可以直接为尤其是在输入/输出操作比较频繁的系统中。 2．8086/8088CPU的引脚信号和功能 (1).引言

如图1-12（P15）所示，是8088CPU的外部结构，即引脚信号图，注意：在 不同的工作模式下，其中一部分引脚的名称和功能可能不一致。

8088/8086CPU芯片都是双列直插式集成电路芯片，都有40个引脚，其中32 个引脚在两种工作模式下的名称和功能是相同的，还有8个引脚在不同的工作 模式下，具有不同的名称和功能。下面，我们分别来介绍这些引脚的输入/输出 信号及其功能。

使主处理器不再承担这类工作。所以，在系统中增加8089协处理器之后，会明显

图1-12 8086/8088CPU引脚功能

(2).两种模式下，名称和功能相同的32个引脚

① VCC、GND：电源、接地引脚(3),8088/8086CPU采用单一的+5V电源，但有两个

② AD15—AD0（Address Data Bus）:地址/数据复用信号输入/输出引脚(16),分时号及进行数据信号的输入/输出。

③ A19/s6—A15/s3（Address Status Bus）:地址/状态复用信号输出引脚(4),分时

状态信息，其中s6为0用以指示8086/8088CPU当前与总线连通；s5 为1表明808—CS，11—DS。

屏蔽中断；s4、s3共有四个组态，用以指明当前 使用的段寄存器，如表1-5所示

④NMI(Non-Maskable Interrupt)、INTR（Interrupt Request）:中断请求信号输

源向CPU提出的中断请求信号，高电平有效，前者为非屏蔽中断请求，后者为可屏⑤

（Read）:读控制输出信号引脚(1)，低电平有效，用以指明要执行一个对内

控制信号。

读操作，具体是读内存单元，还是读I/O端口，取决于

⑥CLK/(Clock）：时钟信号输入引脚(1)，时钟信号的方波信号，占空比约为33%，率为4.77MHz。

2/3周期为底电平，8088/8088的时钟频率（又称为主频）为4.77MHz，即从该引

⑦Reset(Reset):复位信号输入引脚(1)，高电平有效。8088/8086CPU要求复位信

期才能起到复位的效果，复位信号输入之后，CPU结束当前操作，并对处理器的标SS、ES寄存器及指令队列进行清零操作，而将CS设置为0FFFFH。 ⑧READY（Ready）:“准备好”状态信号输入引脚(1)，高电平有效，“Ready”输该信号是协调CPU与内存单元或I/O端口之间进行信息传送的联络信号。 ⑨ 单元或I/O端口向CPU发来的“准备好”状态信号，表明内存单元或I/O端口已经(Test):测试信号输入引脚(1)，低电平有效,TEST信号与WAIT指令结合起指令后，处于等待状态，当TEST引脚输入低电平时，系统脱离等待状态，继续执⑩MN/MX（Minimum/Maximum Model Control）最小/最大模式设置信号输入引脚(1接地时，CPU工作于最大模式下。 ⑩ 高、低决定了CPU工作在最小模式还是最大模式，当该引脚接+5V时，CPU工作于/S7（Bus High Enable/Status）:高8位数据允许/状态复用信号输出引脚有效信号，表示高8为数据线D15—D8上的数据有效和S7 状态信号，但S7未定 利用 信号和AD0信号，可知系统当前的操作类型，具体规定见表1- 4 (P16)所示。 表1-4 和A0的代码组合和对应的操作 操作 从偶地址单元开始读/写一个字 从奇地址单元或端口读/写一个字节 从偶地址单元或端口读/写一个字节 无效 AD15 ~AD8，下一个周期将高8位数据送到AD7 ~AD0 ) 0 0 1 1 0 1 A0 0 1 0 1 0 所用数AD15AD15AD7 1 从奇地址开始读/写一个字(在第一个总线周期将低8位数据送到AD15 在8088系统中，该引脚为 ，用来与 、 一起决定8088芯片作，如表1-5(P17)所示。 性能 中断响应 读I/O端口 写I/O端口 1 1 1 0 0 1 0 1 0 1 0 0 0 0 1 0 0 1 1 1 0 1 0 1 暂停（Halt） 取指令操作码 读存储器 写存储器 无源 (3).最小模式下的24--31引脚 当8088/8086CPU的 个引脚的名称及功能如下： 引脚固定接+5V时，CPU处于最小模式下，这时① （Interrupt Acknowledge）中断响应信号输出引脚(1)，低电平有效，该请求后，向中断源发出的认可信号，用以通知中断源，以便提供中断类型码，该信冲。 ②ALE（Address Lock Enable）:地址锁存允许输出信号引脚(1)，高电平有效，C锁存器8282/8283发出地址锁存允许信号，把当前地址/数据复用总线上输出的是锁存器8282/8283中去。注意：ALE信号不能被浮空。 ③ （Data Enable）:数据允许输出信号引脚，低电平有效，为总线收发器82表示CPU当前准备发送或接收一项数据。 ④ （Data Transmit/Receive）:数据收发控制信号输出引脚(1)，CPU通过送方向的控制信号，在使用8286/8287作为数据总线收发器时， 信号用以当该信号为高电平时，表示数据由CPU经总线收发器8286/8287输出，否则，数据⑤ （Memory/Input &Output）: 存储器/I/O端口选择信号输出引脚(1),这访问还是I/O访问的输出控制信号。当该引脚输出高电平 时，表明CPU要进行I位地址总线上出现的是I/O端口的地址；当该引脚输出低电平时，表明CPU要进行地址总线上出现的是访问存储器的地址。 ⑥ (Write): 写控制信号输出引脚(1)，低电平有效，与 行的写操作控制。 配合实现对存 ⑦HOLD(Hold Request): 总线保持请求信号输入引脚(1)，高电平有效。这是系统CPU发来的总线请求信号输入引脚。

⑧HLDA（Hold Acknowledge）:总线保持响应信号输出引脚，高电平有效，表示提出的总线占用请求，准备让出总线控制权。 (4).最大模式下的24--31引脚 当8088/8086CPU的 引脚固定接地时，CPU处于最大模式下，这时 候剩余的24—31共8个引脚的名称及功能如下： ① QS1、QS0（Instruction Queue Status）:指令队列状态信号输出引脚(2), 这两个信号的组合给出了前一个T状态中指令队列的状态，以便于外部8088/8086作跟踪，如下表所示： 0 0 1 1 0 1 0 1 性 能 无操作 从指令队列的第一个字节取走代码 队列为空 码 除第一个字节外，还取走了后续字节中的代② 、 、 ：总线周期状态信号输出引脚(3)，低电平的信号输出端， 这些信号组合起来，可以指出当前总线周期中，所进行数据传输过程的类型，总线信号来产生对存储单元、I/O端口的控制信号。 （P17）所示。 ~ 0 1 0 1 0 1 0 1 的状态编码 性能 中断响应 读I/O端口 写I/O端口 暂停 取指 读存储器 写存储器 无作用 、 、 与具体物理过程之间表1-6 1 1 1 1 0 0 0 0 0 0 1 1 0 0 1 1 这里对无源状态（在的最小模式中也存在，见P19）作一说明：从表1-6中可以看

组合都对应一个具体的总线操作，除111外，其余都称为有源状态。也就是说，在个总线周期的 应总线周期的

和本总线周期的 和

和

状态）中，

至少有一个信号为0，

且READY＝1），也就是一个总线操作即将结束，另一个总线

为无源状态，很显然，这时 ③

中任一信号的改变，都意味着一个新的总线

(Lock)：总线封锁输出信号引脚(1)，低电平有效，当该引脚输出低电平

部件就不能占用系统总线。

信号是由指令前缀LOCK产生的，在LOCK前缀后面的一条指令执行完毕

信号。此外，在8088/8086的2个中断响应脉冲之间， 信号也自动变为有

它总线部件在中断响应过程中，占有总线而使一个完整的中断响应过程被中断。 ④

、

(Request/Grant)：总线请求信号输入/总线允许信号输出

端可供CPU以外的两个处理器，用来发出使用总线的请求信号和接收CPU对总线请个引脚都是双向的，请求与应答信号在同一引脚上分时传输，方向相反。其中 先级高。

(5).相关问题的说明

① 8088/8086的数据线与地址线、状态线是分时复用的，即在某一时刻，总线上输出地址信息，在另一时刻，总线上是所需读、写的数据信息，或状态信息。

② 除了个别引脚外，8088/8086的控制信号引脚的定义是一致的，有差别的是，

，8086为

8088的第34引脚为

，主要是为了使前者能与8位微处理器8080/8085 相兼容，8086为

/S7，这是因为8086 有16根数据线，可

引脚了。

别进行一个字节的传送，也可以同时进行两个字节的传送， 8088的数据线只有8根，就不存在这一要求，因此就不需要

正是为了指明这

③Reset引脚是复位信号输入端，系统启动、或在系统运行过程中，CPU在接收到统复位。复位后，CPU处于如下状态：

CPU的标志寄存器、指令指针寄存器IP、段寄存器DS、ES、SS和指令队列均被清

置为FFFFH，CPU将从0FFFF0H处开始执行指令。

④CPU与内存、I/O端口之间在时间上的匹配主要靠“READY”信号。 ⑤

信号与

（或

）配合使用，指明从内存或者I/O端口读信息

⑥高4位地址线与状态线分时复用，在T1状态，输出地址信息，在其余状态，输(6).8086/8088CPU的引脚分类

8086/8088CPU的40个引脚可以分成下列几大类：

（1）数据/地址复用线、地址线、地址/状态复用线――AD0~AD7 、AD8~AD15、） A16~A19/S3~S6；

（2）常规信号――GND（2个）、 （3）常用信号――ALE、

（4）中断――

、

、CLK；

、

；

INTR、NMI、

、READY、RESET；

；

（5）

（6）HOLD、HLDA；

（7）

（8086） （8088）、

、 、 。

3．两种模式下系统的典型配置

我们除了要了解CPU的内、外部结构之外，还要进一步了解各模式下，系 统的典型配置情况，即除了CPU之外，还需要哪些芯片来构成来一个最基本的 应用系统。 (1)最小模式：

如图1-13所示(P18)，是8088/8086在最小模式下的典型配置，它具有

④当系统中所连的存储器和外设端口较

数据总线的驱动能力，这时，需用2片8286/8287作为总线收发器。

图1-13 最小模式下的系统典型配置

(2)最大模式：

如图1-14所示(P19)，是8088/8086在最大模式下的典型配置，

可以看出，最大模式和最小模式在配置上的主要差别在于在最大模式下，要用82器8286的控制信号。

图1-14 最大模式下的系统典型配置

发出的控制信号进行变换和组合，以得到对存储器或I/O 端口的读/写信号和对锁

最大模式系统中，需要用总线控制器来变换与组合控制信号的原因在于：在最大模题，8288总线控制器就起了这个作用。 在最大模式的系统中，一般

含2个或多个处理器，这样就要解决主处理器和协处理器之间的协调工作，和对系

还有中断优先级管理部件。8259A用以对多个中断源进行中断优先级的管理，但如以不用中断优先级管理部件，

习题与思考：

1．8086/8088系统中为什么一定要有地址锁存器？需要锁存哪些信息？ 2．若8086CPU工作于最小模式，试指出当CPU完成将AH的内容送到物理地址为 91001H的存储单元操作时，以下哪些信号应为低电平：M/ DT/

、

、

、

/S7、

。若CPU完成的是将物理地址91000H单元的内容送到AL中，则上述哪些

信号应为低电平。

3．什么是引脚的分时复用？请说出8086/8088CPU有哪些引脚是分时复用引脚？其要 解决的问题是什么？

4．试说明8086/8088工作在最大和最小模式下系统基本配置的差异。

第五讲：

1.4 典型时序分析

回 顾：8086/8088CPU的内、外部结构，两种工作模式，微型计算机系统的工

本讲重点：与微机系统工作过程定时相关的三种周期，时序的基本概念，研究

时序的意义，两种工作模式下的典型时间序列分析。

讲授内容：

一、 相关的基本概念

1. 什么是时序

时序是计算机操作运行的时间顺序。

2. 为什么要研究时序

(1) 可以进一步了解在微机系统的工作过程中，CPU各引脚上信号之间的相对时间系，是判断系统工作是否正常的一种重要途径； (2) 可以深入了解指令的执行过程；

内部电路、部件的工作情况，用户是看不到的，通过检测CPU引脚信号线上，各信

(3) 可以使我们在程序设计时，选择合适的指令或指令序列，以尽量缩短程序代码执行时间有可能不相同的。

时间。因为对于实现相同的功能，可以采用不同的指令或指令序列，而这些指令或

(4) 对于学习各功能部件与系统总线的连接及硬件系统的调试，都十分有意义，因端口协调工作时，存在一个时序上的配合问题。

(5) 才能更好地处理微机用于过程控制及解决实时控制的题， 3. 指令周期、总线周期及时钟周期

微机系统的工作，必须严格按照一定的时间关系来进行，CPU定时所用 的周期有三种，即指令周期、总线周期和时钟周期。 (1).指令周期

一条指令从其代码被从内存单元中取出到其所规定的操作执行完毕，所 用的时间，称为相应指令的指令周期。由于指令的类型、功能不同，因此， 不同指令所要完成的操作也不同，相应地，其所需的时间也不相同。也就是 说，指令周期的长度因指令的不同而不同。 (2).总线周期

我们把CPU通过总线与内存或I/O端口之间，进行一个字节数据交换所进行的操作，称为一总线操作的时间即为总线周期。虽然，每条指令的功能不同，所需要进行的操作也不同，指令

但是，我们可以对不同指令所需进行的操作进行分解，它们又都是由一些基本的操作组合而成

作、I/O端口的读/写操作、中断响应等，这些基本的操作都要通过系统总线实现对内存或I/

指令所要完成的操作，是由一系列的总线操作组合而成的，而线操作的数量及排列顺序因指令

8088的总线操作，就是8088CPU利用总线（AB、DB、CB）与内存及I/O端口

与这些过程相对应的总线上的信号变化的相对时间关系，就是相应总线操作的时序(3).时钟周期

时钟周期是微机系统工作的最小时间单元，它取决于系统的主频率，系统完成任何均是时钟周期的整数倍。时钟周期又称为T状态。

时钟周期是基本定时脉冲的两个沿之间的时间间隔，而基本定时脉冲是由 外部振荡器产生的，通过CPU的CLK输入端输入，基本定时脉冲的频率，我

们称之为系统的主频率。例如8088CPU的主频率是5MHz，其时钟周期为200ns。 一个基本的总线周期由4个T状态组成，我们分别称为 在每个T状态下，CPU完成不同的动作。 4. 8086/8088微机系统的主要操作

8086/8088微机系统，能够完成的操作有下列几种主要类型： ? 系统的复位与启动操作； ? 暂停操作；

? 总线操作；（I/O读、I/O写、存贮器读、存贮器写） ? 中断操作；

? 最小模式下的总线保持； ? 最大模式下的总线请求/允许。

4个状态，

二、 典型的8088时序分析

1．引言

指令所执行的操作，可以分为内部操作和外部操作。不同的指令其内、外部操

些操作可以分解为一个个总线操作。即总线操作的不同组合，就构成了不同指令的

作的类型是有限的，我们如果能够明确不同种类总线操作的时序关系，且可以根据

它们分解为不同总线操作的组合，那么，任何指令的时序关系，我们就都可以知道2．最小模式下的典型时序

CPU为了与存贮器或I/O端口进行一个字节的数据交换，需要执行一次总

线操作，按数据传输的方向来分，可将总线操作分为读操作和写操作两种类型； 按照读/写的不同对象，总线操作又可分为存贮器读/写与I/O读/写操作，下面 我们就最小模式下的总线读/写操作时序，来进行具体分析。 (1). 最小模式下的总线读操作时序

时序如图图1－15（P21）所示，一个最基本的读周期包含有4个状态，即 、 ? ①

、 状态

有效，用来指出本次读周期是存贮器读还是I/O读，它一直保持到

、

，必要时可插入1个或几个

。

有

②地址线信号有效，高4位通过地址/状态线送出，低16位通过地址/数据线送出地址，即存贮器单元地址或I/O端口地址。

③ALE有效，在最小模式的系统配置中我们讲过，地址信号通过地址锁存器8282锁存信号，下降沿有效。 ④

（对8088无用）有效，用来表示高8位数据总线上的信息有效，现在通

。 使

效地址信息， 常作为奇地址存贮体的选通信号，因为奇地址存贮体中的信息

来传输，而偶地址体的选通则用 ⑤当系统中配有总线驱动器时， 据（

）

变低，用来表示本周期为读周期，并

? 状态

。

⑥高四位地址/状态线送出状态信息，

⑦低16位地址/数据线浮空，为下面传送数据准备。 ⑧ ⑨ ⑩ ?

引脚成为

（无定义）。

有效，表示要对存贮器/I/O端口进行读。

有效，使得总线收发器（驱动器）可以传输数据（ 状态

）。

）。

从存贮器/I/O端口读出的数据送上数据总线（通过 ?

状态

若存贮器或外设速度较慢，不能及时送上数据的话，则通过READY线通知CPU，CP束末的下降沿）检测READY，若发现READY＝0，则在 前沿处检测READY，等到READY变高后，则自动脱离 ? 在

状态 与

（或

结束后自动插入1个或几进入

。

）的交界处（下降沿），采集数据，使各控制及状态线进入无

(2). 最小模式下的总线写操作时序

时序如图1－16（P21）所示，最基本的总线写周期也包括四个状态 必要时插入

。

图1－16 总线写周期时序

? 状态

为高不是低。

基本上同读周期，只有此时 ?

状态

与读周期有两点不同： ① ② ? ? ?

、

变成

；

不是浮空，而是发出要写入存贮器/I/O端口的数据。 状态 状态 状态 、

三个状态同读周期。

已完成CPU→存贮器/I/O端口的数据传送，使数据线上的数据无效，同时，使各控 (3).中断响应周期(对可屏蔽中断)

波形图如图1－17(P22)所示，由两个连续的总线周期所组成。

图1－17 中断响应周期时序

说明：

①要求INTR信号是一个高电平信号，并且维持两个T，因为CPU在一条指令的最入中断响应后，它在第一个周期的 ②在最小模式下，中断应答信号 是通过

、

、

仍需采样INTR。

来自8086的引脚，而在最大模式时，则

的组合由总线控制器产生。

③第一个总线周期通过 用来通知外设，CPU准备响应中断，第二个总线周期

中断类型码，该类型码通过数据总线的低8位传送，来自中断源。CPU据此转入中④在中断响应期间，

为低，数据/地址线浮空，

数据/状态线浮空

在两个中断响应周期之间可安排2～3个空闲周期（8086）或没有（8088）。 (4). 系统的复位和启动操作（对最大小模式都一样）

8086/8088的复位和启动操作，是通过RESET引脚上的触发信号来执行的，当RESCPU就结束当前操作，进入初始化（复位）过

程，包括把各内部寄存器（除CS）清0，标志寄存器清0，指令队列清0，将FFF电路，经过7个T状态，CPU即自动启动。

系统从FFFF0H开始执行指令。重新启动的动作是当RESET从高到低跳变时触发CP

要注意的是，由于在复位操作时，标志寄存器被清0，因此其中的中断标志IF也

所有的可屏蔽中断请求，都不能响应，即复位以后，若需要必需用开中断指令来重

复位操作的时序图如图1－18所示(P22)，表1－8给出了复位后寄存器的状态。

图1－18 系统复位时序 表1-8 复位后寄存器的状态 寄存器 DS 状态 寄存器 状态 0000H 0000H 寄存器 CS ES 状态 0FFFFH 0000H F（PSW） 0000H IP 0000H SS IF 指令队列 空 0（禁止） (5). 总线占用周期 当系统中有其它总线主设备有总线请求时，向CPU发总线请求信号HOLD， HOLD信号可以与时钟信号异步，则在下一个时钟的上升沿同步HOLD信号。 CPU收到HOLD信号后，在当前总线周期的T4或下一个总线周期的T1的后沿， 输出保持响应信号HLDA，从下一个时钟周期开始CPU出让总线控制权，进入总线束，掌握总线控制权的总线主设备使HOLD信号 变低，并在接着的下降沿使HLDA信号变为无效，系统退出总线占用周期。 (6). 总线空操作 前面我们曾讲过，只有在CPU与存贮器或I/O端口之间传送数据时，CPU才执行它们之间不传送数据时，则进入总线空闲周期，而总线空闲周期即对应总线空操作在总线空闲周期内，CPU的各种信号线上的状态维持不变。要注意的是， 总线空操作并不意味着CPU不工作，只是总线接口部件BIU不工作，而总线 执行部件EU仍在工作，如进行计算、译码、传送数据等。实质上总线空操作期间等待。 3．最大模式下的典型时序 (1). 最大模式下的总线读周期

时序图如图1－20 所示(P23)，与最小模式下的读周期相比，不同的就是读 信号考虑加入总线控制器后，它可以由

，这两个信号与原

、

、

状态信号来产生

和

相比，不仅明确指出了操作对象，而且信号的交流

，若用

特性也好，所以我们下面就考虑用它们不用 式与最小模式相同。

信号的话，则最大模

图1－20 最大模式存储器读周期时序

? 状态

是由总线控制器发出的。

基本同最小模式，不同的是ALE、 ?

状态

变成

或

不同的是此时 ?

状态

，送到存贮器或I/O端口。

数据已读出送上数据总线，这时 、 、 ＝111进入无源状态。 。

若数据没能及时读出，则同最小模式一样自动插入

? 状态

、

、

数据消失，状态信号进入高阻， (2). 最大模式下的总线写周期

根据下一个总线周期的类型进行变

时序图如图1－21 所示(P23)，与上述最大模式下的总线读周期相比，就是

和 和

成为

和

，另外还有一组

（

或 ）或

（比 （

提前一个T有效），这时

。

取代最小模式下的

图1－21 最大模式存储器写周期时序

? 状态

同读周期。 ?

状态 或

?

状态 或

?

状态

有效，比

等慢一个T，

、

、

有效，要写入的数据送上DB，

有效。

进入无源状态。若需

等被撤消， 、 、 根据下一总线周期的性质变化， 失效，从

工作，其它引脚高阻。 (3). I/O读/写周期

I/O读写周期的时序如图1-22 所示(P24)，与存储器读/写周期的时序基本 相同。不同之处在于：

①一般I/O接口的工作速度较慢，因而需插入等待周期Tw。 ②T1期间只发出16位地址信号，A19~16为0。 ③8288发出的读/写命令为

/

。

图1－22 最大模式I/O读写周期时序

习题与思考：

1． 什么是指令周期？什么是总线周期？什么是时钟周期？它们之间的关系如何？ 2． 什么是时序？为什么要讨论时序？

3． 8086/8088 CPU读/写总线周期各包含多少个时钟周期？什么情况下需要插入Tw周期？应么因素？

4． 试简述8086/8088系统最小模式时从储存器读数据时的时序过程。

扬州大学物理科学与技术学院 版权所有

Copyright College of Physics Science & Technology YangZhou University. All rights reserved

本文来源：https://www.bwwdw.com/article/yqc6.html