Protel制板总结

Protel制板步骤：

一、原理图画好，并确保准确。确定原理图ERC检验无误；需注意，在布板的时候，由于

走线的需要，会更改元器件管脚顺序，比如FPGA的管脚顺序定义。 二、确定封装，最好原器件封装不要改变，以防止改变封装所带来的麻烦。

三、NEW－＞PCB文件。在PCB文件中，设定制作板子的基本信息。包括PCB板制板层

数、PCB板的大小尺寸、导入制作PCB文件所需要的封装库、及一些制板规则Rule及显示颜色等设置。

在KEEPOUTLayer层，P/T画PCB板的大小尺寸。 四、导入网表。有两种方法：

● 在PCB图中，用Load Nets命令导入；元器件将摆放在Keepoutlayer内，即摆放在

板内。

● 在原理图中，用Design->Updata PCB命令导入。可使器件摆放于Keepoutlayer的

周围，有利于布局。

五、布局。非常重要，决定着走线的好坏与难易。

可把原理图中的器件分模块、分功能布局，再融合到一起。需考虑： ● 原器件标号即原器件丝印的放置。元器件之间是否有空间放置标号； ● 电源与地等信号打过孔到内层的空间，以防布局太密，无空间给电源及地等信号打

过孔；

● 每一个芯片的电源脚都需要一个退藕电容，离电源脚越近越好；距芯片VCC不超

过5mm。打过孔的时候，考虑电流的走向。电源从电源内层经过过孔，再经过退藕电容，最后到芯片的VCC脚。打过孔的时候，应按照这个电流走向打过孔，而不能在芯片VCC脚与电容之间打过孔，这样，退藕电容将不起作用。

布局与走线的时候，一定要按照电流的方向来走。

● 每一个输出电源，即电源做为输出电源，均需要在旁边至少加一个贴片电容； ● 电源太多的情况下，比如3V3、5V、＋15V、－15V、A3V3、VCCO等电源，将

在内层分割电源层，应将相应功能电路一块布局或放置，以利于分割电源内层；模拟电路与数字电路要分开布局；

● 上拉或下拉的电阻应在靠近芯片的位置放置。这是考虑有干扰的时候，如果上下拉

电阻放在接口而不是芯片旁边，在接口与上下拉电阻之间的走线，抗干扰能力会比较强，但在接口或上下拉电阻与芯片管脚之间的这段距离的走线，干扰会比较大，为了保护整条走线的电路，上下拉电阻靠近芯片放置，整个走线的电路，电流都相对较大，比较利于抗干扰。

六、布线。一般6mil的数字信号线，安全间距12mil；电源线20或30mil，或更高。PE线

越宽越好。先布一些重要的网络，比如高频时钟、主电源等，这些网络往往对走线距离、线宽、线间距、屏蔽等有特殊的要求。

手动布线时把DRC选项打开，使用动态布线（Dynamic Route）。

七、走线完成后，应进行相应ERC检查。确定无误后，开始打电源及地的过孔。打过孔时，

有两种方法：

● 先打过孔，再分割电源内层； ● 先分割电源内层，再打过孔。

一般情况下，先打过孔，再分割电源内层。 分割电源层，需考虑：

● 地层要比电源层要大；

● 电源内层中，有颜色显示的，是没有铜的地方；没有颜色显示的，即黑色的，是有

铜的地方；

● 相同的网络一定要分割在相同的电源内层中，如，不能5V的过孔或网络，被分割

在3V3的电源内层网络中。

PlaceFill 工具是去死铜的工具。用此工具在内层中，划了一个区域，表示此区域没有铜的覆盖。

PlacePolygonPlane 工具是敷铜的工具。在顶层与底层，用此工具铺铜。一般选择Rules－＞安全间距 为20mil。Connect Net 为GND；Grid Size 为30mil；Track Width为15mil。

PlaceSplitePlane 工具是分割电源内层工具。比如电源层有3V3与5V；地层有模拟地与数字地；这些都需要分割电源内层，用的就是此工具。一般Track Width 为30mil；Layer为电源内层或地内层；Connect to Net 为数字地、模拟地或3V3与VCC。 八、盖绿油、放阻焊。找一个过孔，属性－＞Solder Mask->Tenting 打勾即可。 九、打泪涕。Tools->Teardrops。

十、放置光学定位点。光学定位点，其实就是一个特别的封装。光学定位点一般放于管脚比

较多的芯片对角线旁边，一股成对放置。也可两个器件三个光学定位点。 光学定位点放于顶层，如果在顶层需要铺地，即对地铺铜，可如下操作： ● 在禁止布线局，用画圆的工具，画一个圆包围光学定位点。 ● 铺地。

● 铺地成功后，去除光学定位点。

● 顶层铺地后，应去除光学定位点，再铺底层的地。

十一、 分割内层后，用PlaceFill 工具在电源与地内层去死铜。

十二、 在顶层与底层用PlacePolygonPlane 工具铺地。铺地的时候，可以人为的加一些地

GND过孔。用View->Toolbars->Placement Tools->Place Via工具即可。可按Tab键设置过孔的大小与相应的NET名称。顶层与底层铺地的时候，需注意，把Rules->Clearance加大，至15mil以上。 十三、 电源的处理：外部输入的电源，比如5V、＋15V电源，需要经过铝电解电容和0805

的贴片电容，之后，打过孔到电源内层，在内层中分割不同的电源内层。一般原理图中，比如，VCC，标号为VCC，分割电源内层的时候，会把VCC单独分在一起，这样VCC通过过孔直接到内层中，而没有经过电容的滤波环节。故应在内层中，使用去死铜PlaceFill工具把外部输入的电源走线到电解电容与贴片电容之间的走线全部去死铜。而用滤波电容的过孔VCC连接到VCC内电源屋。

十四、 规格检查。无误，生成GERBER文件制板。当然也可以直接提交PCB文件。 十五、 放置公司标志与版本信息丝印。

概念：

● Snap ：锁定栅格。此项设置将影响光标的移动。光标在移动的过程中，将以此设定值

为移动的基本单位。

● Visible: 可视栅格。此项设置图纸上实际显示的栅格的距离。

● Electric Grid ：自动寻找电器节点。选中此项时，系统在绘制导线时，会以Grid栏

中的设定值为半径，以箭头光标为圆心，向周围搜索电气节点。如果找到了此范围内最

近的节点，就会把光标移至该节点上，并在该节点上显示出一个圆点。

技巧：

● 如果在画原理图的时候，想在PDPINTA 头上加根线，如此：P\\D\\P\\I\\N\\T\\A\\就OK 。

● 运行Protel99SE,点击窗口左上角的下箭头，选“Preferences”,将“Use Client system

Font for All Dialogs”前面的钩去掉。这样，对话框字体显示美观，不会出现字体显示不完整现象。

● 在设计原理图时，有时打开设计工具条，工具条不显示，在File 左侧的大箭头中选取

\\customize\\tools,将工具条的位置设定好。

● 走线的时候，线距应大于线宽。也即9mil的线宽10mil的安全间距。最好是线距大于

2.5倍线宽。

● Tools->Preferences页 前两个选项 Clipboard Reference 、Add Template Clip...

不打勾，就可以拷币图片，而不需要经过特殊处理。 ● 图片与中文一起粘贴：

在PROTEL中拷币；在WORD文档中，编辑－＞选择性粘贴即可。 ● 原理图网表与PCB网表的对比，可以检验是否出现错误。具体方法：

一、在PCB图中，导入原理图网表，如果没有change就表示网表一样；

二、从PCB图中生成网表文件与原理图中网表对比。Reprots->Netlist compare->选择第一个网络表的名称－＞OK－＞选择第二个网络表名称－＞OK。

● 画线或过孔的时候，按下空格键，可以画出转折45度及任意角度的线。 ● 在布线的时候，Place->Interactive Routing一定没有错。即P/T快捷键。 ● 在画线的时候，即P/T快捷键方式下，按Tab键，可以更改线的粗细、过孔的大小等值。 ● 过孔的画法：P/T快捷键，画线，左键点击一下，按小键盘＋号键，或－号线可以打出

过孔，再左键点击一下，一个过孔就完整的确认下来。

● Protel布局时，选定一些元器件，Tools->Convert->Create Union From Selected

Components建立联合。 ● 可以推挤布线，在preferences－＞interactve routing下，MODE选项中，选择Push obstcal。

● 在分割电源与地层的时候，在电源或地层选择属性－＞GLOBAL－＞Layer same,删除所

有的死铜。

● 过孔越小，其自身的寄生电容也越小，更适合用于高速电路。但孔尺寸的减小同时带来

了成本的增加，而且过孔的尺寸不可能无限制的减小，它受到钻孔(drill)和电镀

（plating）等工艺技术的限制：孔越小，钻孔需花费的时间越长，也越容易偏离中心

位置；且当孔的深度超过钻孔直径的6倍时，就无法保证孔壁能均匀镀铜。比如，现在正常的一块6层PCB板的厚度（通孔深度）为50Mil左右，所以PCB厂家能提供的钻孔直径最小只能达到8Mil。

● 针对原理图中，一个原器件原理图封装比较大，可以分为几个部分，new part指令可以

增加；在原理图中，双击原器件，在属性栏，Part属性选择第几部分，1是第1部分；2为第2部分。

7414的原理图封装怎么做？ 在原理图封装下，Tools->new part设计好之后，再next part 设计完保存。在Browse schlib栏中，选择7414，点击三下，三个部分。属性->Part 分改为1,2，3。则OK。

● 尽量加宽电源、地线宽度，最好是地线比电源线宽，它们的关系是：地线＞电源线＞信

号线，通常信号线宽为：0.2～0.3mm,最经细宽度可达0.05～0.07mm,电源线为1.2～2.5 mm。

● 矩形填充与多边形填充一般情况下，是导线走完后，再填充。需要去掉填充时，点击填

充的区域，如果有多个填充，比如顶层与底层填充，选择一个，然后拖出边界，点击鼠标，弹出一个Rebuild polygons?对话框，选否，再删除。如果选是，在PCB文件中，始终有一个死区的铜皮在文件中，但不影响操作与结果。

矩形填充会覆盖区域内的所有导线、焊盘和过孔，使他们具有电气连接关系，而多边形填充则会绕开区域内原有的导线、焊盘、过孔等具有电气意义的图件，不改变他们原有的电气连接关系。

如果将填充平面的格点尺寸（Grid Size）和线宽（Track Width）设置成相同值，多边形填充也可以获得与矩形填充相同的外观效果。注意此语句是相同的外观效果。一般情况下，需要做填充时，这两个数据都设置为20 mil。

● Minimum Primitive Size一般为3，越小越好。越小越平衡。

● 电源内层的信号定义：在布线的时候，不需要考虑电源内层。碰到电源VCC与GND

只需要向下打一个过孔即可。如果只有VCC与GND中间层，则会自动识别；如果有VCC1、VCC、GND、0VA，则在布线完毕时，用Place->Split plane 来划分区域与相应区域对应的信号。即把0VA信号所牵涉到的区域全部放在一起，组成一个独立的块；把GND信号所牵涉到的区域全部放在一起。在电源内层中，黑色的代表有铜皮的地方，彩色的代表没有铜皮。由于抗干扰的因素，一般在PCB板的边界，一个整圈，都没有覆铜。

● 在PCB的所有层中，机械层、阻焊层、锡膏防护层、钻孔位置层都可以不要，不需要

关注。机械层可以用来画边界，但现在已经在Keepout禁止布线层用P/T画边界；阻焊层在Design->Rules->Solder Mask Expansion中设置。一般4mil。在焊盘的属性中，有Override选项，就是用来设置阻焊的大小的。

锡膏防护层一般不用设置。Design->Rules->Paste Mask Expansion中设置。一般0 mil。 在焊盘的属性中，有Paste Mask Override选项，就是用来设置锡膏的大小的。

● 对于跨地层（电源层）的走线，如下图

信号走线，应走在0VA与GND的交界的电阻（R11）旁边。因为此处为数字地与模拟地的交界，信号在交界处，干扰会比较大

● 加入测试点，方法：

一、从原理图中，给测试点一个封装；

二、在需要放置测试点的地方，放置一个Pad，Net需要与测试点相同。

● 在贴片的元件中，有Plate属性，此属性代表孔是否要覆铜。比如一个Pad，在顶层、

贴片，则此Plate没有作用；如果一个安装孔，通孔，如果想中间即孔的内壁，不需要有铜，则不选Plate属性；如果希望此孔是一个过孔的样式，即从顶层至底层都有铜，则选择Plate属性。 此孔对安装孔用的多。如果希望安装孔抗干扰不影响内层的覆铜，又想此孔有金属表面 在顶层与底层，可以不选择Plate属性。

● Design->Rules->Manufacting->Power Plane Clearnece 此项设置过孔与VCC、GND内层

的安全间距。一般为15 mil。即此过孔如果Net为VCC，则它与GND层有10 mil的距离。

Design->Rules->Manufacting->Power Plane Connect style 此项设置VCC、GND内层的接触形状。如果是Direct Connect，则直接连接。如果是relief connect，则在内层中，可以看见阻挡的形状。此种形状，可以在焊接的时候，烙铁头过热，阻止立即把热量导入到内层。

一般情况下，选择Direct connect，制板厂方便一点。

● 在一般情况下，1mm粗的线，即40mil粗的线，35微米厚度的铜膜，可过1A的电流。

如果走线电流过大，放置过孔(Place->Pad)的时候，需要多放置几个过孔，或者过孔尺寸变大。

● 芯片底部Terminal Pad（终端节点）的封装处理：芯片底部有一个脚，一般情况，有

两个用处：一、散热 二、接地。

比如，767D301这个芯片，底部的终端节点用于散热，实现散的目的，有三种方法：

1、 封装实现。做封装时，用此命令 －＞

注意，Use Pad Stack 选项需要打勾，这样Pad Stack选项页，才能有效打开。 2、封装实现。用芯片的管脚充当Pad，修改芯片管脚的属性，达成完成封装的目标。 以上两种方法，实现，用于散热，需要放置大一点的过孔，以利于散热。 3、 不修改封装，直接在PCB上实现散热的目的。步骤如下： 一、如图：

Masks选项，TOP Solder与Bottom Solder打勾，此为阻焊。即打开顶层与底层阻焊。 二、在顶层放置FILL，如图：

三、在顶层阻焊TOP Solder层，放置FILL，盖住TOP层的FILL，如图：

4、在底层与底层阻焊层进行相同的操作。

5、打孔。在顶层与底层之间打过孔。过孔孔径需比较大，达到通风散热的目的。 6、注意，绝对需要注意的事项。这几个用于散热的过孔，Solder Mask选项，Tenting选项

绝对不能打勾，打勾会被盖上绿油。

● 在一块区域中，在禁止布线层，画一个区域，此区域内禁止走线与放置任何元器件。如，

在禁止布线局在顶层画了一个圆，此区域内禁止布线。结果打了一个非金属安装孔出来。如果不希望打出安装孔，则在全部操作完成后，删除禁止布线层中的这个圆，达到在这个区域内不走线的目的。

● 在FPGA或CPLD器件中，地址与数据总线布线的时候，总线的管脚信号分配不能太

密。太密，会导致综和的时候，逻辑单元不够。最好的情况是，在每隔四五个信号中间空一个CPLD或FPGA管脚。

● 标号尽可能的标注清楚，在元器件的旁边。标号应和元器件方向一致。以不引起岐义为

目的。

● 过孔的个数越少越好。一个过孔相当于1pF的电容。一个过孔一分钱。

● 吸收或保护器件，距接口，走线越短越粗越好。

● 电源或电压隔离中，4mm的宽度可以耐2000V的电压。如果想通过EMI的测试，需考

虑光耦或PE等的信号信息。

● 数字电路的频率高，模拟电路的敏感度强，对信号线来说，高频的信号线尽可能远离敏

感的模拟电路器件，对地线来说，整人PCB对外界只有一个结点，所以必须在PCB内部进行处理数、模共地的问题，而在板内部数字地和模拟地实际上是分开的它们之间互不相连，只是在PCB与外界连接的接口处（如插头等）。数字地与模拟地有一点短接，请注意，只有一个连接点。

● 过孔

二、过孔的寄生电容

过孔本身存在着对地的寄生电容，如果已知过孔在铺地层上的隔离孔直径为D2,过孔焊盘的直径为D1,PCB板的厚度为T,板基材介电常数为ε,则过孔的寄生电容大小近似于： C=1.41εTD1/(D2-D1)

过孔的寄生电容会给电路造成的主要影响是延长了信号的上升时间，降低了电路的速度。举例来说，对于一块厚度为50Mil的PCB板，如果使用内径为10Mil，焊盘直径为20Mil的过孔，焊盘与地铺铜区的距离为32Mil,则我们可以通过上面的公式近似算出过孔的寄生电容大致是：C=1.41x4.4x0.050x0.020/(0.032-0.020)=0.517pF，这部分电容引起的上升时间变化量为：T10-90=2.2C(Z0/2)=2.2x0.517x(55/2)=31.28ps 。从这些数值可以看出，尽管单个过孔的寄生电容引起的上升延变缓的效用不是很明显，但是如果走线中多次使用过孔进行层间的切换，设计者还是要慎重考虑的。

三、过孔的寄生电感

同样，过孔存在寄生电容的同时也存在着寄生电感，在高速数字电路的设计中，过孔的寄生电感带来的危害往往大于寄生电容的影响。它的寄生串联电感会削弱旁路电容的贡献，减弱整个电源系统的滤波效用。我们可以用下面的公式来简单地计算一个过孔近似的寄生电感： L=5.08h[ln(4h/d)+1]其中L指过孔的电感，h是过孔的长度，d是中心钻孔的直径。从式中可以看出，过孔的直径对电感的影响较小，而对电感影响最大的是过孔的长度。仍然采用上面的例子，可以计算出过孔的电感为：

L=5.08x0.050[ln(4x0.050/0.010)+1]=1.015nH 。如果信号的上升时间是1ns，那么其等效阻抗大小为：XL=πL/T10-90=3.19Ω。这样的阻抗在有高频电流的通过已经不

能够被忽略，特别要注意，旁路电容在连接电源层和地层的时候需要通过两个过孔，这样过孔的寄生电感就会成倍增加。

四、高速PCB中的过孔设计

通过上面对过孔寄生特性的分析，我们可以看到，在高速PCB设计中，看似简单的过

孔往往也会给电路的设计带来很大的负面效应。为了减小过孔的寄生效应带来的不利影响，在设计中可以尽量做到：

1、从成本和信号质量两方面考虑，选择合理尺寸的过孔大小。比如对6-10层的内

存模块PCB设计来说，选用10/20Mil（钻孔/焊盘）的过孔较好，对于一些高密度的小尺寸的板子，也可以尝试使用8/18Mil的过孔。目前技术条件下，很难使用更小尺寸的过孔了。对于电源或地线的过孔则可以考虑使用较大尺寸，以减小阻抗。

2、上面讨论的两个公式可以得出，使用较薄的PCB板有利于减小过孔的两种寄 生参数。

3、PCB板上的信号走线尽量不换层，也就是说尽量不要使用不必要的过孔。 4、电源和地的管脚要就近打过孔，过孔和管脚之间的引线越短越好，因为它们会 导致电感的增加。同时电源和地的引线要尽可能粗，以减少阻抗。

5、在信号换层的过孔附近放置一些接地的过孔，以便为信号提供最近的回路。甚至可以在PCB板上大量放置一些多余的接地过孔。当然，在设计时还需要灵活多变。前面讨论的过孔模型是每层均有焊盘的情况，也有的时候，我们可以将某些层的焊盘减小甚至去掉。特别是在过孔密度非常大的情况下，可能会导致在铺铜层形成一个隔断回路的断槽，解决这样的问题除了移动过孔的位置，我们还可以考虑将过孔在该铺铜层的焊盘尺寸减小。

尽管多层板(4层、6层及8层)方案在尺寸、噪声和性能方面具有明显优势，成本压力却促使工程师们重新考虑其布线策略，采用双面板。

全屏：V+F； 查找原件：J+C； 放导线：P+T； 切换测量单位：Q 切换网格：G

Shift + 空格 线的拐角方式选择

按住鼠标右键，鼠标变成手状，可以实现PCB的平移。

布线规则： 1、 走线要短

2、 强电之间，强弱电之间的爬电距离不小于2.5mm，小于时必须割槽，但不能小于2mm。 3、 地线、电源线尽量加粗。高、低速和模、数地线分开一点接线。 4、 CPU的晶振走线一定要短，并尽量用地线包住

在自动布线之前， 可以用交互式预先对要求比较严格的线进行布线，输入端与输出端的边线应避免相邻平行， 以免产生反射干扰。必要时应加地线隔离，两相邻层的布线要互相垂直，平行容易产生寄生耦合。

打开Protel PCB图，点击打印机图标； 在Explorer里面出现打印机样式图标；

点击出现 Browse PCBPrint项目栏，与Explorer项目栏并列； 点击Browse PCBPrint进入打印PCB专区；

用Protel打PCB，Mechanical1层、KeepOutLayer层、MultiLayer层必须保留； 其它层如需打印哪一层就保留哪一层，其它层删去；

右键点击Multilayer Composite Print，选择Insert Print Layer插入想增加打印的层；

电源与地线需要比平常的线加粗2至3倍

在protel中，可以通过design->rule->width constraint 添加GND与VCC信号来做到

生成DXF文件的步骤：

export导出－＞选择DXF类型。此可为AUTOCAD文件识别。

电路板的层数设置：

PCB板的空地方，右键，弹出一个菜单 ，选择Option->Layer stack manager

PCB的封装，比如画了四个脚，然而在原理图中，画了三个脚，即用了三个脚，第四脚悬空不用。此时，依然可以导入网表至PCB图中，即画的三个脚都接有信号，而第四脚悬空。

填充是指对GND(两层板)、对电源与地(多层板)进行整体敷铜。此工具用多边形填充工具placepolygonplane。必须是一个连通的区域。placespliteplane针对多电源，比如VCC，+15V等，但必须是一个连通的区域。

Topoverlay就是丝印层。

PCB边框可以只用keepoutlayer层画线即可。预对设计的PCB边界进行精准定位，可以放

大，再双击边框线，弹出的对话框中，设计X、Y起始与终止的坐标就行。

导入的网络表，器件堆集在一起的，通过View->Toolbar->component placement可以让器件分散开。

过孔的大小需要具体情况具体分析一下。对于电流大的场合，过孔也要大。

对于导入网络表的器件，在PCB中，是有标号与内容说明的，比如电阻R1,300欧。想去掉这个300欧，可以双击300，弹出的对话框中，选中hide隐藏选项，点击Global选项，点击OK，则所有的内容说明将被隐藏。

自动布线后的检测项： 1导线不要从引脚间通过 2

-------- |

o 如上图，从一个引脚有两条导线与之相连，就改为下图，才能保证电流的均匀分配。

O代表焊盘。-----代表走线。

---- ------ \\ /

o

◆ 高频数字电路走线细一些、短一些好

◆ 大电流信号、高电压信号与小信号之间应该注意隔离（隔离距离与要承受的耐压有关，通常情况下在2KV时板上要距离2mm，在此之上以比例算还要加大，例如 若要承受3KV的耐压测试，则高低压线路之间的距离应在3.5MM以上，许多情况下为避免爬电，还在印制线路板上的高低压之间开槽。）

◆两面板布线时，两面的导线宜相互垂直、斜交、或弯曲走线，避免相互平行，以减小寄生耦合；作为电路的输人及输出用的印制导线应尽量避兔相邻平行，以免发生回授，在这些导线之间最好加接地线。

◆走线拐角尽可能大于90度，杜绝90度以下的拐角，也尽量少用90度拐角

◆同是地址线或者数据线，走线长度差异不要太大，否则短线部分要人为走弯线作补偿

◆走线尽量走在焊接面，特别是通孔工艺的PCB

◆尽量少用过孔、跳线

◆单面板焊盘必须要大，焊盘相连的线一定要粗，能放泪滴就放泪滴，一般的单面板厂家质量不会很好，否则对焊接和rＥ－ＷorK都会有问题

◆大面积敷铜要用网格状的，以防止波焊时板子产生气泡和因为热应力作用而弯曲，但在特殊场合下要考虑GND的流向，大小，不能简单的用铜箔填充了事，而是需要去走线

◆元器件和走线不能太靠边放，一般的单面板多为纸质板，受力后容易断裂，如果在边缘连线或放元器件就会受到影响

◆必须考虑生产、调试、维修的方便性

对 模拟电路来说处理地的问题是很重要的，地上产生的噪声往往不便预料，可是一旦产生将会带来极大的麻烦，应该未雨绸缎。对于功放电路，极微小的地噪声都会因 为后级的放大对音质产生明显的影响；在高精度Ａ／D转换电路中，如果地线上有高频分量存在将会产生一定的温漂，影响放大器的工作。这时可以在板子的4角加 退藕电容，一脚和板子上的地连，一脚连到安装孔上去（通过螺钉和机壳连），这样可将此分量虑去，放大器及ＡD也就稳定了。

另外， 电磁兼容问题在目前人们对环保产品倍加关注的情况下显得更加重要了。一般来说电磁信号的来源有3个：信号源，辐射，传输线。晶振是常见的一种高频信号源， 在功率谱上晶振的各次谐波能量值会明显高出平均值。可行的做法是控制信号的幅度，晶振外壳接地，对干扰信号进行屏蔽，采用特殊的滤波电路及器件等。

需要特别说明的是蛇形走线，因为应用场合不同其作用也是不同的，在电脑的主板中用在一些时钟信号上，如 PCＩClK、ＡGP-ClK，它的作用有两点：l、阻抗匹配 2、滤波电感。

对一些重要信号，如 intelhub架构中的hublink，一共13根，频率可达233MhZ，要求必须严格等长，以消除时滞造成的隐患，这时，蛇形走线是唯一的解决办法。

一般来讲，蛇形走线的线距>＝2倍的线宽；若在普通PCB板中，除了具有滤波电感的作用外，还可作为收音机天线的电感线圈等等。

◆ 在画原理图时可以先加上功能电路模块电源滤波用磁环、旁路电容等器件，每个集成电

路的电源脚就近都应有一个旁路电容连到地，100个脚以上的IC甚至用好几个，电路的工作频率在10MHz以下时，一般用104；10MHz以上一般用103电容。

◆ 同种材料时，四层板要比双面板的噪声低20dB。

◆ 高速电路器件管脚间的引线弯折越少越好。高频电路布线的引线最好采用全直线，需

要转折，可用45度折线或圆孤转折，这种要求在低频电路中仅仅用于提高钢箔的固着强度，而在高频电路中，满足这一要求却可以减少高频信号对外的发射和相互间的藕合。

◆ 高频电路器件管脚间的引线越短越好。

◆ 高频电路器件管脚间的引线层间交替越少越好。一个过孔一个pF的电容。会对信号起

延时。

◆ 高频电路布线要注意信号线近距离平行走线所引入的交叉干扰。若无法避免平行分布，

可在平行信号线的反面布置大面积地来减少干扰。两层板，顶层与底层走线的方向务必取为相互垂直。

◆ 模拟地线、数字地线等接往公共地线时要用高频扼流环节。

◆ 对特别重要的信号线或局部单元实施地线包围的措施。

◆ 模拟地线、数字地线等接往公共地线时需要用高频扼流环节。即磁珠。

拼板：

双层板与双层板相拼，四层板与四层板相拼。不能双层板拼四层板。

拼板时，在一张PCB图中，EDIT－＞SELECT－＞ALL，EDIT－＞COPY，然后，在另一张PCB图中，选择EDIT->PASTE SPECIAL，弹出如下窗口：

按图中所示选择就OK啦。点击Paste。

在新图中，会出现鼠线，想消除鼠标，如下步骤： Design->Options->System->Connection即可。

两张图中的PCB板，对齐，中间线Place->String 写入V－CUT。

拼板、加工艺边注意事项： 如下图：拼板所示：

1、红色箭头所示，V－CUT的地方，至绿色箭头所示的V－CUT的这条边线，需要切割的。红色箭头至蓝色箭头这段，制板厂制作好之后，很难掰开，需在专用工具钳子和很大的力度。最好改成邮票孔的方式，如蓝色箭头到绿色箭头的这段，或如粉红箭头所示的这段方式处理。方便生产线工人掰开。 2、专业术语：

V-CUT指的是把PCB外围边界线划一条道，凹槽，方便掰开，这条道在正反面都有，PCB不打穿，如图中红色和蓝色箭头所示。 邮票孔处理：如粉色箭头和绿色箭头所示，PCB打穿，只留几个点让工艺边与PCB相连。

3、PCB图中的错误地方：如粉色箭头所示的两个V-CUT，制板厂加工不了，会按照邮票孔的处理方式处理。绿色箭头所示的V-CUT也是按邮票孔的方式处理。 4、蓝色箭头所示，如下图：

红色箭头所示的这须，此为局部V-CUT，杰赛要求局部V-CUT预留安全距离为≥12mm，目前文件设计安全距离小于此值，可能会V伤与V-CUT线水平的图形，

5、边界的V-CUT处理。如下图

修改为：

本文来源：https://www.bwwdw.com/article/ynh.html