FPGA的配置引脚说明
更新时间:2024-06-30 23:59:01 阅读量: 综合文库 文档下载
FPGA是基于SRAM编程的,编程信息在系统掉电时会丢失,每次上电时,都需要从器件外部的FLASH或EEPROM中存储的编程数据重现写入内部的SRAM中。FPGA在线加载需要有CPU的帮助,并且在加载前CPU已经启动并工作。
FPGA的加载模式主要有以下几种:
1).PS模式(Passive Serial Configuration Mode),即被动串行加载模式。
PS模式适合于逻辑规模小,对加载速度要求不高的FPGA加载场合。在此模式下,加载所需的配置时钟信号CCLK由FPGA外部时钟源或外部控制信号提供。另外,PS加载模式需要外部微控制器的支持。
2).AS模式(Active Serial Configuration Mode),即主动串行加载模式。
在AS模式下,FPGA主动从外部存储设备中读取逻辑信息来为自己进行配置,此模式的配置时钟信号CCLK由FPGA内部提供。
3).PP模式(Passive Parallel Configuration Mode),即被动并行加载模式。
此模式适合于逻辑规模较大,对加载速度要求较高的FPGA加载场合。PP模式下,外部设备通过8bit并行数据线对FPGA进行逻辑加载,CCLK信号由外部提供。
4).BS模式(Boundary Scan Configuration Mode),即边界扫描加载模式。
也就是我们通常所说的JTAG加载模式。所有的FPGA芯片都有三个或四个加载模式配置管脚,通过配置MESL[0..3]来选取不同的加载模式。首先来介绍下PS加载模式,各个厂商FPGA产品的PS加载端口定义存在一些差异,下面就对目前主流的三个FPGA厂商Altera, Xilinx,Lattice的PS加载方式进行一一介绍。Altera公司的FPGA产品PS加载接口如下图所示。
1).CONFIG_DONE:
加载完成指示输出信号,I/O接口,高有效,实际使用中通过4.7K电阻上拉到VCC,使其默认状态为高电平,表示芯片已加载完毕,当FPGA正在加载时,会将其驱动为低电平。 2).nSTATUS:
芯片复位完成状态信号,I/O接口,低有效,为低时表示可以接收来自外部的加载数据。实际使用中通过4.7K电阻上拉到VCC,使其默认状态为高,表示不接收加载数据。 3).nCE:
芯片使能管脚,输入信号,低有效,表示芯片被使能。当nCE为高电平时,芯片为去使能状态,禁止对芯片进行任何操作。对于单FPGA芯片单板,nCE直接接GND即可,而对于多FPGA芯片单板,第一片芯片的nCE接GND,下一芯片的nCE接上一芯片的nCEO。 4).nCEO:
使能输出信号,当芯片加载完成时,该管脚输出为低电平,未加载完成时输出为高电平。对于单FPGA芯片单板,nCEO悬空,对于多FPGA芯片单板,nCEO接下一芯片的nCE。 5).nCONFIG:
启动加载输入信号,低电平时表示外部要求FPGA需要重新加载,复位FPGA芯片,清空芯片中现有数据。实际使用中该管脚通过4.7K电阻上拉到VCC,使其默认状态为高。 6).DCLK:
加载数据参考时钟。PS模式下为输入,AS模式下为输出。 7).DATA0:
加载数据输入,输入信号。 8).MSEL[0:3]:
加载模式配置管脚。控制加载模式。
上图为利用CPU扩展I/O端口对多片FPGA进行PS加载的硬件连接实例。CPU可以利用自己的I/O端口来对FPGA进行直接加载,不过,由于CPU的I/O端口有限,在大多数情况下,都是利用扩展I/O端口,扩展器件可以是CPLD或FPGA,不过在大多数情况下都是CPLD。上图为同步加载方案,两片FPGA的nCE管脚都接GND,所以两片FPGA的加载操作会同时开始和结束,此种设计方案适用于两片FPGA来自同一个厂家,并且逻辑数据相同。如果两片FPGA的逻辑数据不同,则需要采取异步加载模式,如下图所示。
如上图所示,第一片芯片的nCEO输出管脚与第二片芯片的nCE管脚连接,当第一片芯片加载逻辑时,nCEO输出高电平,将第二片芯片禁止,直到第一片芯片加载完成时,nCEO输出低电平,让第二片芯片使能,然后开始接收加载数据。
FPGA的加载流程
1).CPU的I/O端口或扩展I/O端口将FPGA的nCONFIG [启动加载输入信号]驱动为低,通知FPGA去完成加载前的准备工作(复位芯片,清空FPGA内部数据)。
2).FPGA完成准备工作,将nSTATUS[芯片复位完成状态信号]信号驱动为低,表示准备工作已完成,可以接收加载数据。
3).CPU对FPGA加载逻辑,在此期间,FPGA将CONFIG_DONE[加载完成信号]驱动为低,表示正在加载。
4).加载完成后,FPGA将CONFIG_DONE驱动为高,通知CPU加载已完成。如果加载过程出现错误,需要重新加载的话,FPGA会将CONFIG_DONE保持为低,通知CPU重新加载。
Xilinx公司FPGA产品的逻辑加载端口信号跟Altera公司的有点差别,如下图所示。
1).DONE:加载完成指示信号,I/O信号,OD输出,低有效,使用时需要上拉到VCC,此信号与Altera芯片的CONFIG_DONE信号功能相同。
2).INTI_B:I/O信号,OD输出,在配置模式采样之前,此信号为输入,为低电平时,表示延迟配置。在配置模式采样后,用于指示配置过程中是否有CRC错误,为低电平时表示有CRC错误。使用时需要上拉到VCC。
3).PROG_B:输入信号,低电平时,异步复位芯片,为接收加载数据作准备。与Altera芯片的nCONFIG信号功能相同。
4).CCLK:I/O信号,JTAG模式外的所有配置模式下的时钟输入。
5).D_IN:输入信号,加载数据输入,与CCLK信号的上升沿同步。 6).D_OUT:输出信号,串行数据输出。当FPGA芯片配置为bypass模式时,D_IN可以直接透传过芯片从D_OUT管脚输出。
正在阅读:
FPGA的配置引脚说明06-30
2018秋人教部编版道德与法治九年级上册全套试卷(4单元+期中+期末共6份含答案)09-01
社区中秋节领导致辞稿_演讲与口才03-26
大学英语考试精读:第一册(UNIT4)09-19
力值专业试题答案(08考试集专用)06-04
高中数学必修5必修2第一章练习题10-12
青贮饲料11-05
2014评优课补充通知210-02
- 多层物业服务方案
- (审判实务)习惯法与少数民族地区民间纠纷解决问题(孙 潋)
- 人教版新课标六年级下册语文全册教案
- 词语打卡
- photoshop实习报告
- 钢结构设计原理综合测试2
- 2014年期末练习题
- 高中数学中的逆向思维解题方法探讨
- 名师原创 全国通用2014-2015学年高二寒假作业 政治(一)Word版
- 北航《建筑结构检测鉴定与加固》在线作业三
- XX县卫生监督所工程建设项目可行性研究报告
- 小学四年级观察作文经典评语
- 浅谈110KV变电站电气一次设计-程泉焱(1)
- 安全员考试题库
- 国家电网公司变电运维管理规定(试行)
- 义务教育课程标准稿征求意见提纲
- 教学秘书面试技巧
- 钢结构工程施工组织设计
- 水利工程概论论文
- 09届九年级数学第四次模拟试卷
- 配置
- 说明
- FPGA
- 2016职称英语理工C教材文章教材阅读理解试题解析与译文
- 在中国文化中找到希望5-25光明日报(卫礼贤对中西方思想史的影响
- 浅谈公路建设项目工程竣工决算的审查和审计
- 法理学考核的三个纬度和三条主线
- 基于单片机的智能交通灯控制系统设计论文
- 足球特色学校建设方案
- 明星员工评选及奖惩办法
- 到天津租界地置地当寓公
- 特色专业(建筑工程施工)申报材料(初稿)
- 东北师范大学《小学教育研究方法》18秋在线作业1
- 国际结算习题集5-10章+答案(重新排版,14页)
- 初中生物会考复习提纲及要点
- 部队心理学
- 电大-行政管理学概论复习题
- 常见化学软件及简单应用
- 铜川电厂化学检修规程
- 斯维尔计价软件一般问题处理
- CNC操作员转正测试题(A)
- 财 产 险 试 题
- 税务检查基本方法