第七章时序逻辑电路

第6章 时序逻辑电路6.1 触发器 6.2 时序逻辑电路的分析与设计方法

6.3 计数器6.4 寄存器

6.5 顺序脉冲发生器退出

6.1 触发器6.1.1 基本RS触发器6.1.2 同步触发器 6.1.3 主从触发器 6.1.4 边沿触发器 6.1.5 不同类型触发器间的转换 退出

触发器是构成时序逻辑电路的基本逻辑部件。 它有两个稳定的状态：0状态和1状态； 在不同的输入情况下，它可以被置成0状态或1状 态； 当输入信号消失后，所置成的状态能够保持不变。所以，触发器可以记忆1位二值信号。根据逻辑 功能的不同，触发器可以分为RS触发器、D触发 器、JK触发器、T和T´触发器；按照结构形式的 不同，又可分为基本RS触发器、同步触发器、 主从触发器和边沿触发器。

6.1.1 基本RS触发器 信号输出端，Q=0、Q=1的状态称0 状态，Q=1、Q=0的状态称1状态，

电 路 组 成 和 逻 辑 符 号

Q

Q

Q

Q

&

&

S

R

S (a) 逻辑图

R (b)

S

R 逻辑符号

信号输入端，低电平有效。

工作原理Q

0

1

Q

R

S

Q 0

1& &

0

S

1

0

R

①R=0、S=1时：由于R=0,不论原来Q为0还是1,都有Q=1; 再由S=1、Q=1可得Q=0。即不论触发器原来处于什么状态都 将变成0状态，这种情况称将触发器置0或复位。R端称为触发 器的置0端或复位端。

Q

1

0

Q

R 1

S 0

Q 0 1

&

&

0

1

S

0

1

R

②R=1、S=0时：由于S=0,不论原来Q为0还是1,都有Q=1; 再由R=1、Q=1可得Q=0。即不论触发器原来处于什么状态都 将变成1状态，这种情况称将触发器置1或置位。S端称为触发 器的置1端或置位端。

Q

1 0

0 1

Q

R 1

S 0

Q 0 1 不变

&

&

01

11

S

1

1

R

③R=1、S=1时：根据与非门的逻辑功能不难推知，触发器保 持原有状态不变，即原来的状态被触发器存储起来，这体现了 触发器具有记忆能力。

Q

1

?

1

Q

R 1

S 0

Q 0 1 不变 不定

&

&

01

11 0

S

0

0

R

0

④R=0、S=0时：Q=Q=1,不符合触发器的逻辑关系。并且由 于与非门延迟时间不可能完全相等，在两输入端的0同时撤除 后，将不能确定触发器是处于1状态还是0状态。所以触发器不 允许出现这种情况，这就是基本RS触发器的约束条件。

特性表(真值表)态现 ，态 也： 就触 是发 触器 发接 器收 原输 来入 的信 稳号 定之 状前 态的 。状

R S0 0 0

Qn0 0 1 0 1 0 1 0 1

Q n 1不用 不用 0 0 1 1 0 1

功能 不允许

0 1 0 1 1 0 1 0 1 1 1 1

Q n 1 0Q n 1 1置0

Q n 1 Q n保持

置1

的次 新态 的： 稳触 定发 状器 态接 。收 输 入 信 号 之 后 所 处

次态Qn+1的卡诺图 n RSQ 0 1 00 × × 01 0 0 11 0 1 10 1 1

特性方程n 1 n n Q ( S ) R Q S R Q 约束条件 R S 1

触发器的特性方程就是触发器次态Qn+1 与输入及

现态Qn之间的逻辑关系式

状态图描述触发器的状态转换关系及转换条件的图形称为状态图 10/ ×1/ 0 1 1×/

01/ ①当触发器处在0状态，即Qn=0时，若输入信号 RS=01或 11,触发器仍为0状态； 若 RS=10,触发器就会翻转成为1状态。②当触发器处在1状态，即Qn=1时，若输入信号 RS=10或 11,触发器仍为1状态； 若 RS=01,触发器就会翻转成为0状态。

波形图反映触发器输入信号取值和状态之间对应关系的图形称为 波形图 R

SQ

Q置1 保持 置1 置0 置1 不允许 置1

基本RS触发器的特点(1)触发器的次态不仅与输入信号状态有关，而且与触 发器的现态有关。 (2)电路具有两个稳定状态，在无外来触发信号作用时， 电路将保持原状态不变。 (3)在外加触发信号有效时，电路可以触发翻转，实现 置0或置1。 (4)在稳定状态下两个输出端的状态和必须是互补关系， 即有约束条件。

在数字电路中，凡根据输入信号R、S情况的 不同，具有置0、置1和保持功能的电路，都 称为RS触发器。

集成基本RS触发器2SVCC 4S 4R 16 15 14 4Q 3SA 3SB 3R 3Q 10 9 VDD 4S 4R 16 15 14 1Q 2R 2S 13 12 11 CC4044 6 7 8 1 2 3 4 5 6 7 8 3Q 2Q 10 9

13 12 11 74LS279

1

2

3

4

5

1R

1 SA 1S B 1Q 2 R 2 S 2Q GND (a) 74LS279 的引脚图

4Q

NC 1 S 1 R EN 1 R 1S VSS (b) CC4044 的引脚图

1S

EN=1时工作 EN=0时禁止

6.1.2 同步触发器1、同步RS触发器Q G1 & Q & G2 Q Q S CP Q Q R 1S C1 1R Q Q

SG3 & S

R& G4

CP R (a) 逻辑电路

S CP R (b) 曾用符号

S CP R (c) 国标符号

CP=0时，R=S=1,触发器保持原来状态不变。

CP=1时，工作情况与基本RS触发器相同。

CP 0 1

R × 0 0 0 0 1 1 1 1n 1

S × 0 0 1 1 0 0 1 1

Qn × 0 1 0 1 0 1 0 1n

Qn+1 Qn

功能

Q n 1 Q n 保持

0 1 1 1 0 0 不用 不用

特 性 表

Q n 1 Q n 保持 Q n 1 1 置 1 Q n 1 0 置 0不允许

1 1 1 1 1 1 1

特性 方程

Q S R Q RS 0

CP=1期间有效

主 要 特 点

(1)时钟电平控制。在CP=1期间接收输入信号， CP=0时状态保持不变，与基本RS触发器相比，对触 发器状态的转变增加了时间控制。 (2) R、 S之间有约束。不能允许出现 R和 S同时为1 的情况，否则会使触发器处于不确定的状态。

CP

波 形 图

R S Q Q

不 变

置 1

不 变

置 不 置 0 变 1

不 置 变 0

不 不 不 变 变 变

2、同步JK触发器Q Q Q Q Q Q

G1 & G3 & J

& G2 & G4

Q J CP

Q K 1J C1 1K

CP K (a) 逻辑电路

J CP K (b) 曾用符号

J CP K (c) 国标符号

将S=JQn、R=KQn代入同步RS触发器的特性方程，得 同步JK触发器的特性方程：

Q

n 1

S R Q JQ KQ Qn n n n n

n

JQ K Q

CP=1期间有效

特性表CP 0 1 1 1 1 1 1 1 1 J × 0 0 0 0 1 1 1 1 K × 0 0 1 1 0 0 1 1 Qn × 0 1 0 1 0 1 0 1 Q n+1 Q

n

功能

Q n 1 Q n 保持

0 1 0 0 1 1 1 0

Q n 1 Q n 保持Qn 1

JK=00时不变 JK=01时置0 JK=10时置1 JK=11时翻转

0 置0

Q n 1 1 置 1 Q n 1 Q n 翻转

状 态 图

JK=1×/

0×/

0 ×1/

1

×0/

波 形 图

CP J K Q Q

在数字电路中，凡在CP时钟脉冲控制下，根据输 入信号J、K情况的不同，具有置0、置1、保持和 翻转功能的电路，都称为JK触发器。

3、同步D触发器(D锁存器)Q Q Q Q Q Q

G1 & G3 & S D 1

& G2 & G4 R CP

G1 & G3 & S D

& G2 & G4 R CP 1D C1

D

CP

(a) D 触发器的构成

(b) D 触发器的简化电路

(c) 逻辑符号

将S=D、R=D代入同步RS触发器的特性方程，得同步 D触发器的特性方程：

Q

n 1

S R Q D DQ D CP=1期间有效n n

本文来源：https://www.bwwdw.com/article/yiqj.html