数字电路重点题型整理

填空：

1. （35.75）10=（100011.11 ）2=（00110101.01110101 ）8421BCD

（30.25）10=（11110.01 ）2=（11110.01 1E.4 ）16

2. 一个十六进制数可以用 4 位二进制数来表示。 3. 当逻辑函数由n个变量时，共有 2n个变量取值组合。

4. 逻辑函数的常用表示方法有 逻辑代数、卡诺图 和 逻辑图 等。

5. 逻辑函数F=A+B+CD的反函数F?AB(C?D)，对偶式是F??AB(C?D)。

6. 已知函数的对偶式为AB+CD+BC,则它的原函数是F?A?B(C?D)(B?C) 7. 逻辑函数的化简方法有代数法 卡诺图 。 8. 化简逻辑函数L=ABCD+A+B+C+D=1 9. 对于共阳极接法的发光二极管数码显示器，应采用（低）电平驱动的七段显示译码器。

10. 按逻辑功能不同，触发器可分为（RS)触发器，（D)触发器，（T)触发器，(JK)触发器，和（T)触发器等。

11. 按电路结构不同，触发器可分为（基本）触发器，（同步）触发器，（主从）触发器，（边沿）触发器等。

12. 描述触发器功能的方法有（特性表），（状态转换图），（特性方程），（波形图）。

13. 一个基于RS触发器在正常工作时，它的约束条件是SD+RD=1，则它不允许输入SD=(S=0)且RD=（R=0）的信号。

14. 触发器有（2）个稳定状态，触发器有两个互补的输出端Q,Q,定义触发器的1状态为Q=（1),0状态为（Q=0）.可见，触发器的状态指的是(Q)端的状态。

15. 在一个CP脉冲的作用下，引起触发器两次或多次翻转的现象称为触发器（空翻），出发方式为（边沿）触发器不会出现这种现象。

16. 触发器是一种由门电路构成并具有两个稳定状态的电路，两个稳定状态分别用来表示和寄存二进制数码（0）与（1）。

17. 防止空翻的触发器结构有（主从，边沿触发器）从结构上看，时钟同步RS触发器是在基本RS触发器的基础上增加了（控制电路）构成的。

18. TTL集成JK触发器正常工作时，其SD和RD端应接（高）电平。

19. JK触发器的特性方程是（Qn+1=JQn+KQn 置0 置1 保持）和（翻转）功能。

20. 寄存器按照功能不同可分为两类：数码寄存器和移位寄存器。

21. 数字电路按照是否有记忆功能通常可分为两类：组合和时序

22. 由4位移位寄存器构成的顺序脉冲发生器可产生 4 个顺序脉冲

23. 时序逻辑电路按照其触发器是否有统一的时钟控制分为同步时序电路和异步时序电路。

24. 将模拟信号转化为数字信号，需要经过 采样， 量化，保持，和 编码 四个过程。

25. 衡量A/D转换器的性能的两个主要指标是 转换精度 和 转换精度（转换时间）。

选择：

1. 属于8421BCD码的是(B)0101 2. 和逻辑式A+ABC相等的是(C)A

二输入或非门，其输入为A,B输出端为Y，则其表达式Y=(C)A+B

3. 若在编码器中有50个编码对象，则要求输出二进制代码位数为（B）位。B.6

4. 一个16选1数据选择器，其地址输入（选择控制输入）端有（C）个 C.4

5. 4选1数据选择器的数据输出Y与数据输入Xi和地址码Ai之间的逻辑表达式为Y=（A） A.A1A0X0+A1A0X1+A1A0X2+A1A0X3

6. 一个八选一数据选择器的数据输入端有（8）个。 7. 在下面逻辑电路中，不是组合逻辑组合逻辑电路的有（D）寄存器

8. 101键盘的编码器输出（7）位二进制代码。 9. 用3线—8线译码器74LS138实现反码输出的8路数据分配器，应（D）D.STA=D,STB=0，STC=0 10. 在下列电路中，加以适当辅助门电路，（AB）适于实现输出组合逻辑电路A二进制译码器 B.数据选择器

11. 用4选1数据选择器实现函数Y=A1A0+A1A0，应使（A）D0=D2=0,D1=D3=1

12. 用3线-8线译码器74LS138和辅助门电路实现逻辑函数Y=A2+A2A1，应（AB）。

A.用与非门，Y=Y0Y1Y4Y5Y6Y7 B.用与门，Y=Y2YY3

13. 同步计数器和异步计数器比较，同步计数器的显著特点是（A）工作速度高

14. 把一个五进制计数器与一个四进制计数器串联可得到（D）进制计数器。 D、20

15. 下列逻辑电路为时序逻辑电路的是（C）数码寄存器

16. N个触发器可以构成最大计数长度（进制数）为（D）的计数器。D、2^N

17. N个触发器可以构成寄存（B）位二进制数码的寄存器。B、N

18. 同步时序电路和异步时序电路比较，其差异在于后者（B）没有统一的时钟脉冲控制

19. 一位8421BCD码计数器至少需要（B）个触发器。B、4

20. 欲设计0.1.2.3.4.5.6.7这几个数的计数器，如果设计合理，采用同步二进制计数器最少应使用（B）级触发器 B、3 21. 8位移位寄存器，串行输入时经（D）个脉冲后，8位数码全部移入寄存器中 D、8

22. 某移位寄存器的时钟脉冲频率为100kHz，欲将存放在该寄存器的数左移8位完成该操作需要（B）时间 B、80us

23.若用JK触发器来实现特性方程Q^n+1=AQ^n+AB，则JK端的方程为（B）J=AB， K=AB

24. 要产生10个顺序脉冲，若用4位双向移位寄存器CT74LS194来实现，则需要（A）片 A、3 25. 若要设计一个脉冲序列为1101001110的序列脉冲发生器，应选用（C）个触发器 C、4

26. 一个无符号10位数输入的D/A转换器，其输

出电平的级数为（CD）C 1024 D 2^10

27. 四位倒T型电阻网络型D/A转换器的电阻网络的电阻有（B）2

28. 为使采样输出信号不失真地代表输入模拟信号，采样频率

fs和输入模拟信号的最高频率

fimax的关系是（C）

fs>=2 fimax

29. 将一个时间上连续变化的模拟量转化为时间上断续（离散）的模拟量的过程称为（A）采样

30. 用二进制码表示指定离散电平的过程称为（D）

画图分析与设计：

1.6拥代数法化简下列逻辑函数为最简的与或式。 F=ABCD+ABD+ACD 答案：L = A D

1.8用卡诺图化简下列函数为最简的与或式 （1）F(A,B,C,D)=Em(0,2,3,4,6,7,10,11,13,14,15) 答案：F=C+A D+ABD （2）F(A,B,C)=Em(3,5,6,7) 答案：F=AC+AB+BC

（3）F(A,B,C,D)=ěm（4，5,，6,7,10,11,13,14,15） 答案：F3?AB?AB?AC

（4）F=(A,B,C,D)=ěm(2，3，6，7，10，11，12，15)

答案：F4?CD?AC?ABCD?ABC

1.9用卡诺图化简下列函数为最简的与或式，并用与非门实现。

(1)F=AD+ABD+ABCD 答案：F1?AB?BCD?AD (2)F=AB+AC+BC 答案：F2?AC?AB

3.1写出图P3.1所示的电路的输出函数逻辑表达式，列出真值表，并指出其逻辑功能。

答案：解: （1） 输出函数逻辑表达式为：L?AP?BP?CP?(A?B?C)P?(A?B?C)ABC

3.3写出图所示的电路的逻辑函数表达式，并分析其逻辑功能。 答案： 解：（a）输出函数逻辑表达式为：Y?AAB?BAB?AB?AB?A?B，

逻辑功能：完成异或运算的逻辑功能。

（b）输出函数逻辑表达式为：Y?AM?BM?AM?BM，

逻辑功能：当M=0时，Y=B；当M=1时，Y=A。所以它的功能为：完成二选一数据选择器。

3.6用二四线译码器和非与非门实现下列多输出函数，画出逻辑电路图。

{F1=AB+ABC F2=A+B+C F3=AB+AB} 答案：解:首先将F1, F2, F3表示成最小项之和的形式,把二片2线—4线译码器扩展成3线—8线译码器即可实现该多输出函数。

??F?AB?ABC?m?m?m?m??16706m7?m0 ?F2?A?B?C?m?1??F3?AB?AB?m2?m3?m4?m5?m2?m3?m4?m5编码

31. 将幅值上，时间上离散的阶段电平统一归并到最邻近的指定电平的过程称为（B）量化 32. 以下4中转换器中，（A）是A/D转换器且转化速度最快。A并行比较性

3.8用8选1数据选择器实现下列函数 （1）F=ěm(1，2，4，7)

答案：解: (1)将要实现的函数转换3变量的最小项的形式，这3个变量要与74151的3个地址端对应，不妨取A、B、C这3个变量，整理后的式子为：F??m(1,2,4,7)?m1?m2?m4?m7

将本题目要实现的组合逻辑函数与74151的输出表达式进行比较。输入变量ABC将接至数据选择器的输入端A2A1A0；输出变量接至数据选择器的输出端；将逻辑函数F的最小项表达式与74151的输出表达式相比较，F式中没有出现的最小项对应的数据输入端应接0，即：D0=D3=D5=D6=0；D1=D2=D4=D7=1。逻辑电路图略。 （2）F=ěm(0，1，2，3，8，9，10，11)

答案:(2) 将要实现的函数转换3变量的最小项的形式，这3个变量要与74151的3个地址端对应，不妨取A、B、C这3个变量，整理后的式子为：

F??m(0,1,2,3,8, 9 ,10,11)?ABCD?ABCD?ABCD?ABCD?ABCD?ABCD?ABCD?ABCD将本题目要实现的

?m0D?m0D?m1D?m1D?m4D?m4D?m5D?m5D?m0?m1?m4?m5组合逻辑函数与74151的输出表达式进行比较。即可得到如下式子。

3.11设计一个三变量的多数表决电路。当输入变量中有两个或两个以上同意时，提议被通过；否则，提议不被通过。

（1）全用与非门来实现最简的逻辑电路； （2）用74138来实现，画出逻辑电路图。 答案：解：列出真值表如表3.11所示，其中A、B、C三个变量表示三个人，Y表示提议是否通过；

表3.11

A B C Y 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 1 1 0 0 0 1 0 1 1 1 1 0 1 1 1 1 1

（1）写出最简表达式：Y?AB?BC?CA?ABBCCA 逻辑电路图略。

（2）写出最小项的表达式：Y=m3+m5+m6+m7=m3?m5?m6?m7逻

略。

4.5下降边沿JK触发器的输入波形图如图P4.5所示，试画出输出Q波形图 答案：

CP1234567JKQ4.6维持-阻塞D触发器的输入波形图如图

P4.6A和B所示，试画出Q波形图 答案

CP1234567RdD;Q

4.7写出图所示逻辑图P4.7中各电路输出端Q的表达式

4.9TTL边沿触发器电路图如图P4.9所示，写出Q1和Q2的表达式，初始状态为0，并根据CP的波形画出Q1和Q2的波形

答案：解：Qn?1n?11?Qnn1Q2，Q2?Q1n

CPQ1Q2

4.10边沿触发器电路如图P4.10所示，写出Q1和Q2的表达式，初始状态为0，试根据CP 和D的波形画出Q1和Q2的波形 答案：解：Q1n?1?D，Qn?1n2?JQ2?KQn2?Qn1Qn2?Qnn1Q2

CPDQ1Q2

习题： 5.3、分析图p5.3所示电路的逻辑功能（触发器TTL触发器）。

解：此电路为能自启动同步五进制计数器 5.5、分析图P5.5所示电路的逻辑功能

解：此电路为一能自启动的同步五进制计数器。 5.14、分析图P5.14所示的电路，列出其状态转换表，说明其逻辑功能。 该图为六进制计数器。

5.21、试用4位二进制同步加法计数器CT74161构成十进制加法计数器。 解：可采用多种方法构成

习题9.1某8位D/A转换器，其基准电压是+5V，式计算该转换器可以分辨的最小模拟输出电压是多少？9.1 解：最小模拟输出电压5/28?0.0195V?19.5mV，分辨率

1/(28?1)?0.00 3习题9.2某D/A装换器的最小分辨电压Ulsb?4.9mV，其基准电压Uref?10V，求该转换器输入的二进制数字量的位数。9.2解：Ku??Uref/2^n，Ulsb??Uref/2^n，4.9*10^-3=-10/(2^n) ==> 2^n=2040 ==> n=11 习题9.3某一控制系统中，要求所用的D/A转化器的转化精度小于0.2%，试问至少应选用多少位的D/A转换器? 9.3解：1/(2^n - 1)=(Ulsb/2)/Um<=0.2% ==> n>=8

本文来源：https://www.bwwdw.com/article/ycvp.html