复习题(数电)

更新时间:2023-10-17 18:36:01 阅读量: 综合文库 文档下载

说明:文章内容仅供预览,部分内容可能不全。下载后的文档,内容与下面显示的完全一致。下载之前请确认下面内容是否您想要的,是否完整无缺。

《数字电子技术》复习题

一、填空题

1.

(127)10= ( )2=( )8=( )16= ( )8421BCD

2. n变量的逻辑函数有 个最小项,任意两个最小项的乘积为 3. 计算机键盘上101个键用二进制代码进行编码,至少应为___位二进制代码。 4. 1个变量可构成 个最小项,每种变量的取值可使 个最小项的值为1。 5. 当A=1,B=1,C=0时,A?B?C= ,A+B?C= 。 6. 函数 的反函数 = 。 7. OC门的典型应用 , 和 。 8. 除去有高、低电平两种输出状态外,三态门的第三态输出是____状态。 9. 优先编码器74LS148输入为

时,输出

```

,输出为

。当使能输入

,

应为________________________。

10. n位二进制代码的线译码器,必然有_____个输出端,且译码器工作时,只有_____个呈现有效电平。 11. 一个十六选一的数据选择器,其选择控制信号端有________个。 12. J-K触发器在直接复位时应使RD=________ ,SD=________。 13. JK触发器的特性方程为 。

14. 可控R-S 触发器、J-K触发器在直接复位时应使RD=_____ ,SD=______。

15. 将D触发器的D端连在 端上,假设Q(t)=0,则经过100个脉冲作用后,它的次态Q(t+100)为

_________________________。 16. 构造一个模6计数器需要 个状态, 个触发器。

17. 用四个触发器组成的计数器最多应有 个有效状态,若要构成十二进制计数器,最少用. 个触发器,它有 个无效状态。

18. 由于R-S触发器有_________个稳态,因此它可记录_________________位二进制码。若存储一字节二

进制信息,需要_____________个触发器。

19. 若要制成一个60分频器,至少需要 片74LS161。 20. 就工作方式而言,时序逻辑电路可分为 和 。 21. 组合电路与时序电路的主要区别: 。

22. 555定时器外接电阻R和电容C构成单稳态触发器,其脉冲宽度tW= ,它主要用于脉冲波

形的 。

23. 555定时器外接电阻R和电容C构成单稳态触发器,其脉冲宽度tW= ,它主要用于脉冲波

形的 。

24. 555定时器构成的多谐振荡器,其振荡周期是_____________________。 25. 施密特触发器和多谐振荡器中, 用来变换波形。

第 1 页

26. A/D转换器可将________信号转换成_______信号,而D/A转换器可将_______信号转换成_______信

号。

27. 一个四位D/A转换电路,其基准电压为10V,当D3D2D1D0=1000时,对应的输出模拟电压为________V。

当D3D2D1D0=0001时,对应的输出模拟电压为__________ V。

28. 设某函数的表达式F=A+B,若用4选1数据选择器来设计,则数据端D0D1D2D3的状态是___________。(设A为权值高位)

二、判断改错题

( )1、组合逻辑电路没有记忆功能。

( )2、JK触发器只要J,K端同时为1,则一定引起状态翻转。 ( )3、二进制并行加法器中,采用先行进位的目的是简化电路结构。

( )4、主从JK触发器在CP=1期间,可能翻转一次,一旦翻转就不会翻回原来的状态。

( )5、八输入TTL“或非门”集成电路74LS28,电源电压端接3~15V,使用时,将多余的输入端接工

作电源。

三、选择题

1. 在下列一组数中,最大数是___________。

A.

A. (258)10 B. (100000001)2

B. C. (103)16 D. (001001010111)8421BCD

2. 数字信号和模拟信号的不同之处是( )。

A. 数字信号在大小上不连续,时间上连续,模拟信号则相反; B. 数字信号在大小上.连续,时间上不连续,模拟信号则相反; C. 数字信号在大小和时间上均不连续,模拟信号则相反; 3. 逻辑函数中的最小项______。

A. 任何两个不同的最小项乘积为1 B. 任何两个不同的最小项乘积为0 C. 任何两个不同的最小项乘积为1或0

4. 指出下列各式中哪个是四变量A,B,C,D的最小项( )

A、ABC B、A+B+C+D C、ABCD D、A+B+D

5. 组合逻辑电路的设计是指__________。

A. 已知逻辑要求,求解逻辑表达式并画逻辑图的过程 B. 已知逻辑要求,列真值表的过程 C. 已知逻辑图,求解逻辑功能的过程

6. 若要求三输入端的与非门输出低电平,其输入端应是( )。

A. 至少有一个是低电平; B、最多有一个是高电平; C、全为高电平; D、全为低电平;

7. 下列哪类触发器有空翻现象:

A.同步R-S触发器 B.主从R-S触发器

第 2 页

C.维阻R-S触发器 D.边沿R-S触发器

8. 欲设计一个二十四进制计数器,至少需要______个触发器。

A、3 B、4 C、5 D、24

9. 在以下各种电路中,属于组合电路的有________。

A.计数器

B.触发器 C.寄存器 D.数据选择器

10. 在大多数情况下,对于译码器而言________。

A.其输入端数目少于输出端数目 B.其输入端数目多于输出端数目 C . 其输入端数目与输出端数目几乎相同 11. 对于同步时序电路而言_____________。

A.

电路由同一种类型触发器构成 ; B.电路中触发器必须具有复位功能

C. 电路中各触发器由同一时钟触发 12. JK触发的特性方程

A.

B.

________。

C.

13. 输出状态和输入信号相同的触发器叫________触发器。

A.RS

B.D C.T D.JK

14. 边沿JK触发器,当J = 1,K = 0时,触发器的次态是( )。

A、1 B、0 C、Qn D、Qn

15. 下列属于时序逻辑电路的有( )。

A、全加器; B、译码器; C、计数器; D、选择器

16. 同步R-S触发器,当S?SD?0,R?RD?1时,该触发器具有( )功能。

A、置“1” B、置“0” C、不定 D、保持

17. 欲设计一个二十四进制计数器,至少需要( )个触发器。

A、3 B、4 C、5 D、24

18. 图1所示为某逻辑电路的输入信号(A,B)和输出信号(F)的波形,按正逻辑约定可判定该逻辑电路

是( )

A、与门 B、与非门 C、或非门

图 1 图2 图3 19. 触发器如图2所示,该触发器具有( )功能。

A、计数 B、保持 C、置“1” D、置“0”

20.

图3所示电路中,若脉冲的频率为f,则输出端Q3波形的频率为( ) A、(1/3)f B、(1/4)f C、3f D、(1/8)f

21. 逻辑函数F=AB+AB和G=A + B满足关系。( )

第 3 页

A、F=G' B、F=G C、F' =G' D、F' = G'

22. 三输入输出译码器,对任一组输入值其有效输出个数为( )

A、3个 B、8个 C、1个 D、11个

23. 一个四位并行加法器的输入端输出端的个数为( )

A、4入4出 B、8入4出 C、9入5出 D、8入5出

24. 图1所示电路的逻辑功能相当于( )

A、与非门 B、或非门 C、异或门 D、同或门

25. 用555定时器构成单稳态触发器,其输出脉宽为( )

A、0.7RC B、1.1RC C、1.4RC D、1.8RC

26. 在同步计数器中,各触发器状态改变时刻( )

A、相同 B、不相同 C、与触发器有关 D、与电平相同

四、作图题(共10分)

1. 如图所示A,B为输入信号波形。请画出图中所示输出波形图,并写出逻辑表达式。 A 。

& B 。 A

≥1 。 F

≥1 B

图1

2. 试写出图示电路的表达式,并画出相应的输出波形。

3. 已知边沿J-K触发器CP,J,K端信号波形如下图所示,画出Q端的波形。

& B 1 A 1 & ≥1 A F B F

第 4 页

4. 由J-K触发器组成的电路如图所示,设其初态为0。试画出电路在CP脉冲作用下,Q及Y端的波形。

5. 如图所示为由维持—阻塞型D触发器和主从型J-K触发器组成的电路。试画出触发器输出端Q1、Q2的

波形(设触发器初始状态均为0)。

6. 写出触发器的特性方程,并画出输出波形,初态为0 AAQ2=1D Q=1 J QBB Q1QCPK QCP

Q1n+1=(A BQ1n,Q2n+1= (A B+)·+)+ Q2n

CP

A

B

Q1Q2

7、电路如图所示,请写出L的表达式,并画出在输入信号作用下的波形。

A B

A1 A0 Y 4选1 D0 D1 D2 D3 L A B C

“1” C C

L

第 5 页

本文来源:https://www.bwwdw.com/article/yctf.html

Top