实验六

实验六 计数器及其应用

一、 实验目的

1． 学习集成触发器构成计数器的方法；

2． 掌握中规模集成计数器的使用方法及功能测试方法； 3． 用集成电路计数器构成1／N分频器。 二、实验预习要求

1． 复习计数器电路工作原理；

2． 预习中规模集成电路计数器74LS192的逻辑功能及使用方法； 3． 复习实现任意进制计数的方法。 三、实验原理

计数器是典型的时序逻辑电路，它用来累计和记忆输入脉冲的个数。计数是数字系统中很重要的基本操作，集成计数器是最广泛应用的逻辑部件之一。

计数器种类较多，按构成计数器中的多触发器是否使用一个时钟脉冲源来分，有同步计数器和异步计数器；根据计数制的不同，分为二进制计数器、十进制计数器和任意进制计数器；根据计数的增减趋势，又分为加法、减法和可逆计数器。还有可预置数和可编程序功能计数器等。

图实验6.1 四位二进制异步加法计数器

1. 用D触发器构成异步二进制加/减计数器。

如图实验6.1所示，用四个D触发器构成四位二进制异步加法计数器，其连接特点是将D触发器接成T’触发器，再由低位触发器的/Q 端和高一位的CP端相连。

如果将上图中的Q端与高一位的CP端相连，即可构成四位二进制异步减法计数器。 2. 中规模＋进制计数器

74LS192是同步十进制可逆计数器，如图实验6.2所示。

图实验6.2 74LS192逻辑符号及引脚排列

CPu－加计数端；CPD－减计数端；/LD－置数端；/CO－非同步进位输出端；/BO－非同步借位输出端；D0、D1、D2、D3－计数器输入端；CR－清零端；Q0、Q1、Q2、Q3－数据输出端。

表实验6.1 74LS192逻辑功能表

3. 4位同步二进制加法计数器74LS161

表实验6.2 74LS161功能表

CP－计数脉冲；D0～D3－数据输入端；/CR－清除端；Q0～Q3－输出端； /LD－预置端；CTP、CTT－使能端

图实验6.3 74LS161引线排列图

4. 计数器级联使用及任意进制计数器的实现 （1）任意进制的实现

图实验6.4所示利用74LS192采用复位法构成五进制计数器。 图实验6.5所示利用74LS161采用置位法构成十进制计数器

图实验6.4 复位法构成五进制计数器

图实验6.5 置位法构成十进制计数器

（2） 一个十进制计数器只能表示0～9，要扩大计数范围，常常用多个十进制计数器级联使用。74LS192设有进位（或借位）输出端，因此可用其进位（或借位）输出信号驱动下一级计数器。如图实验6.6所示。

图实验6.6 计数器扩展

四、实验仪器设备

1. TPE－AD数字电路实验箱 1台 2. 双时钟同步加/减计数器74LS192 2片 3. 四位同步二进制加法计数器74LS161 1片

4. 双D触发器74LS74 2片 5. 四两输入集成与非门 74LS00 1片 五、实验内容及方法

1. 用74LS74 D触发器构成四位二进制异步加法计数器。

（1）按图实验6.1连接， /RD接至逻辑开关输出插孔，将CP端接单次脉冲源，输出端Q3、Q2、Q1、Q0接逻辑电平显示插孔， /SD接高电平+5V。

（2）清零后，逐个送入单次脉冲，观察并记录Q3、Q2、Q1、Q0状态。 CP 0 1 2 3 4 5 6 7 Q3 0 0 0 0 0 0 0 0 Q2 0 0 0 0 1 1 1 1 Q1 0 0 1 1 0 0 1 1 Q0 0 1 0 1 0 1 0 1 CP 8 9 10 11 12 13 14 15 Q3 1 1 1 1 1 1 1 1 Q2 0 0 0 0 1 1 1 1 Q1 0 0 1 1 0 0 1 1 Q0 0 1 0 1 0 1 0 1 继续又回到开始0000

（3）将单次脉冲改为1Hz的连续脉冲，观察Q3、Q2、Q1、Q0的状态。 CP 0 1 2 3 4 5 6 7 Q3 0 0 0 0 0 0 0 0 Q2 0 0 0 0 1 1 1 1 Q1 0 0 1 1 0 0 1 1 Q0 0 1 0 1 0 1 0 1 CP 8 9 10 11 12 13 14 15 Q3 1 1 1 1 1 1 1 1 Q2 0 0 0 0 1 1 1 1 Q1 0 0 1 1 0 0 1 1 Q0 0 1 0 1 0 1 0 1 继续又回到开始0000

（4）将CP改为1KHz，用示波器观察CP、Q3、Q2、Q1、Q0端波形。

（5）将图实验6.1改成减法计数器，重复上述步骤，并列表记录输出状态。 CP 0 1 2 Q3 1 1 1 Q2 1 1 1 Q1 1 1 0 Q0 1 0 1 CP 8 9 10 Q3 0 0 0 Q2 1 1 1 Q1 1 1 0 Q0 1 0 1 3 4 5 6 7 1 1 1 1 1 1 0 0 0 0 0 1 1 0 0 0 1 0 1 0 11 12 13 14 15 0 0 0 0 0 1 0 0 0 0 0 1 1 0 0 0 1 0 1 0 继续又回到开始1111 2. 74LS192逻辑功能测试

将74LS192的CP接单脉冲源，清零端（ CR ）、置数端（LD）=0、数据输入端（D3～D0）分别接逻辑开关，输出端（Q3～Q0）接逻辑电平显示插孔；BO 和CO 接逻辑电平显示插孔或译码显示输入的相应插孔。按表6.1逐项测试，检查是否相符。 （1）清零（CR）

当CR=1，其它输入端状态为任意态，此时Q3Q2Q1Q0=0000。之后，置CR=0，清零结束。 （2）置数

当CR=0，CPu、CPD任意，D3D2D1D0任给一组数据，/LD = 0时，输出Q3Q2Q1Q0与D3D2D1D0数据相同，此时74LS192处于置数状态。 （3）加法计数

CR=0， LD ＝CPD＝1，CPu接单次脉冲源。在清零后送入9个单次脉冲，观察输出状态变化是否发生在CPu的上升沿。 CP 0 1 2 3 4 Q3 0 0 0 0 0 Q2 0 0 0 0 1 Q1 0 0 1 1 0 Q0 0 1 0 1 0 CP 5 6 7 8 9 Q3 0 0 0 1 1 Q2 1 1 1 0 0 Q1 0 1 1 0 0 Q0 1 0 1 0 1 继续又回到开始0000 （4）减计数

CR=0，LD ＝CPu＝1，CPD接单次脉冲源。参照（3）进行实验。 CP 0 1 2 3 4 Q3 1 1 0 0 0 Q2 0 0 1 1 1 Q1 0 0 1 1 0 Q0 1 0 1 0 1 CP 5 6 7 8 9 Q3 0 0 0 0 0 Q2 1 0 0 0 0 Q1 0 1 1 0 0 Q0 0 1 0 1 0 继续又回到开始1001

本文来源：https://www.bwwdw.com/article/ycrd.html