案例4.1 - 设计带有校时功能的数字闹钟
更新时间:2023-10-08 12:37:01 阅读量: 综合文库 文档下载
案例4.1 设计带有校时功能的数字闹钟
本案例通过一个带有校时功能的数字闹钟的设计过程的分析,对考生能否将已学过的知识运用到实际中去,是否初步了解设计的要求和步骤,是否熟悉集成电路的使用方法和各种芯片的功能等方面进行评价。
一、设计要求:
本案例要求设计一个数字钟,基本要求为:
(1)有“时”、“分”的十进制数显示.“秒”信号驱动发光二极管.成为将“时”、“分”显示隔开的小数点。显示情况如图29-1所示。
(2)计时以1昼夜24h为1个周期。
(3)具有校时电路(即有预置数功能)。任何时候可对数字闹钟进行校准,将其拨至标准时间或其他需要的时间。
(4)计时过程中的任意“时”、“分”,均能按需要起闹,闹钟每次起闹时间为3~5s,并允许用户在此范围内调整。
本数字钟电路的设计主要是采用TTL集成电路实现组合逻辑与时序逻辑电路的设计,数字钟电路的基本工作原理是采用50Hz的220V交流市电作为标准时间源,经整形后产生的稳定的脉冲信号,作为数字钟的时间基准,再经分频器输出标准秒脉冲。秒计数器计满60后向分计数器进位,分计数器计满60后向小时计数器进位,小时计数器计满24后,各计数器清零,重新计数。计数器的输出经译码器送显示器。
二、总体设计方案
根据对设计要求的分析,数字闹钟的总体结构应由以下各部分组成:
(1)数字闹钟计时的标准信号应是频率相当稳定的IHz秒脉冲,所以要设置标准时间源。
(2)数字闹钟计时周期为24h,因此必须设置24h计数器,它应由模为60的秒计数器和分计数器及模为24的时计数器组成。秒显示由发光二极管的亮、暗示意,时和分由七段数码管显示。
(3)为使数字闹钟的走时与标准时间一致,校时电路是必不可少的,本例采用开关控制校时方法,直接用秒脉冲先后对“时”、“分”、“秒”计数器进行校时操作。
(4)为使数字闹钟能按用户需要,在特定时间起闹,应设置有控制作用的电路及确定何时起闹的时、分译码电路和选择开关,由用户自行决定起闹时、分。闹钟的时间每次为3~5s,通过调节电路元件参数来实现。
根据上述分析,数字闹钟的总体方案已经明确,可画出如图29-2所示的方案框图。
1
三、电路的组成 1. 标准时间源
本部分电路确定时钟的时间基准。本实例是实验性的课题,为简便起见,由以下方案来完成:
-2
采用50Hz的220V交流市电作为标准时间源,其频率稳定度可达10/24h。其参考电路如图29-3所示。图中衰减器可用小型降压变压器完成;整形电路由与非门构成的施密特电路完成;而两级分频电路由74LS90完成。这样就得到了驱动TTL电路的秒脉冲信号源。
74LS90是一种中规模的二一五-十进制异步计数器,其内部结构是一个二分频和一个五分频电路,可以独立地作为二进制和五进制计数器使用,同时进行适当的连接又可以构成十进制计数器。74LS90管脚引线如图29-4,功能表如表29-1所示。
表29-1 74LS90功能表
复位输入 置位输入 R0(1)R0(2) R9(1) R9(2) 1 1 1 1 0 × × 0 0 × 0 × × 0 × 0
2
时 钟 CP × × × × ↓ ↓ ↓ ↓ 输 出 QD QC QB QA 0 0 0 0 0 0 0 0 1 0 0 1 1 0 0 1 计 数 计 数 计 数 计 数 工作模式 异步清零 异步置数 加法计数 0 × × 0 1 1 1 1 0 × × 0 0 × × 0 74LS90内部逻辑电路图如图29-5所示,它由四个主从JK触发器和一些附加门电路组成,整个电路可分两部分,其中FA触发器构成一位二进制计数器;FD、FC、FB构成异步五进制计数器。在74LS90计数器电路中,设有专用置“0”端R01、R02和置“9”端R91、R92,其中置“9”端R91、R92是供BCD 9的补码应用设置的。
74LS90具有如下的五种基本工作方式:
(1)五分频:即由FD、FC、和FB组成的异步五进制计数器工作方式。 (2)十分频(8421码):将QA与输入B联接,可构成8421码十分频电路。 (3)十分频(5421码):将五进制计数器的输出端QD接二进制计数器的脉冲输入端A,即可构成5421码十分频工作方式。
(4)六分频:在十分频(8421码)的基础上,将QB端接R01,QC端接R02。其计数顺序为000~101,当第六个脉冲作用后,出现状态QCQBQA=110,利用QBQC=11反馈到R01和R02的方式使电路置“0”。
(5)九分频:QA→R1、QD→R2,构成原理同六分频。
此外,据功能表可知,构成上述五种工作方式时,R91、R92端最少应有一端接地;R01、R02端亦必须有一端接地。
根据上述关于74LS90芯片的使用说明,可设计出5分频和10分频的电路,它们的计数输出状态变化如图29-6所示。将5分频和10分频的电路串接起来,就构成了50分频的电路,可将从整形电路输出的50Hz脉冲信号变换为1Hz的秒脉冲信号,作为数字闹钟的计时标准信号。分频电路的电路图如图29-7所示。
3
2.计数、译码、显示电路
(1)时、分、秒计数器单元电路
本实例主要设计三个计数器,分别对应与时、分、秒的控制。分计数器和秒计数器为60进制,时计数器为24进制,这三个计数器都采用74LS160芯片组成。秒和分计数器分别用2位加法计数器串接而成。它们的个位为十进制,十位为六进制计数器,个位信号送至十位计数器,计到60时自动复零。时计数器也是2位加计数器,其模为24。当计数器计到24h时,时、分、秒全部清零。
74LS160的引脚接线图如图29-8所示,功能如表29-2所示。该芯片为可预置的十进制同步计数器。
表29-2 74LS160功能表 输 入 输出状态 D1 × d1 × × × D2 × d2 × × × D3 × d3 × × × Q0 L d0 Q1 L d1 Q2 L d2 Q3 L d3 CR PE L H H H H
P × × H L × T × × H H L CP × ↑ ↑ × × D0 × d0 × × × × L H H H 计数 保持(包括CO) 保持(CO=0) 4
表中:
H-高电平;L-低电平;×-任意;↑-上跳变;(d0 ~ d3)-( D0 ~D3)的稳态输入电平。
根据74LS160的功能表和对芯片引脚功能的说明,可设计出秒、分、时计数器电路如图29-9所示
(2)译码、显示电路
在图29-9中,还画出了译码、显示电路
译码器由4片74LS49组成,每1片74LS49驱动1只数码管,显示时和分。74LS49为集电极开路输出的BCD七段译码器、驱动器,输出端(a~g)为高电平有效,可驱动灯缓冲器或共阴极的LED数码管。74LS49
5
- 多层物业服务方案
- (审判实务)习惯法与少数民族地区民间纠纷解决问题(孙 潋)
- 人教版新课标六年级下册语文全册教案
- 词语打卡
- photoshop实习报告
- 钢结构设计原理综合测试2
- 2014年期末练习题
- 高中数学中的逆向思维解题方法探讨
- 名师原创 全国通用2014-2015学年高二寒假作业 政治(一)Word版
- 北航《建筑结构检测鉴定与加固》在线作业三
- XX县卫生监督所工程建设项目可行性研究报告
- 小学四年级观察作文经典评语
- 浅谈110KV变电站电气一次设计-程泉焱(1)
- 安全员考试题库
- 国家电网公司变电运维管理规定(试行)
- 义务教育课程标准稿征求意见提纲
- 教学秘书面试技巧
- 钢结构工程施工组织设计
- 水利工程概论论文
- 09届九年级数学第四次模拟试卷
- 闹钟
- 带有
- 案例
- 功能
- 数字
- 设计
- 4.1
- 《政府公共关系》网上作业参考答案
- Unit 3 Security
- 王开岭精美句子整理
- K12教育学习资料(北京专用)2019版高考化学一轮复习 热点题型十六 有机合成与推断作
- 软件工程导论(第六版)张海藩课后习题部分答案
- DSP实验指导书(C语言篇) - 图文(精)
- 第十二届宋庆龄奖学金获奖候选人名单 - 图文
- 南京农业大学科技工作手册
- C语言期末复习题
- 2015淮安清河“五链联动·共创未来”创新创业成果展文本大纲
- 2贯彻实施《公路水运工程试验检测管理办法》的通知 - 图文
- 财务管理学课后题答案1-8
- 小学英语教研组活动记录成品(2) - 图文
- 财政学复习题及答案
- 大学化学01第一章 气体和溶液
- 北京市西城区2017 — 2018学年度第一学期八年级物理期末试卷及答案(Word版) - 图文
- 难忘的一课
- 采购师复习资料 - 图文
- 银行承兑汇票与企业的关系 - 图文
- 电子签核常见问题及解决方案 - 图文