有源箝位设计程序UCC2891

有源箝位正激变换器的设计程序

概述：

UCC2891电流型有源箝位PWM控制器提供了一个高度集成特色的控制器,专为有源箝位正激或反激变换器的精确控制服务。UCC2891的数据包含了精确设置IC所必须的全部细节。当然，这些有效的设计考虑及培训主要在有源箝位的功率级。它规定要预先设置好控制IC，本文使用有源箝位正激拓朴作实例，箝位部分，功率级和控制环路补偿在随后都作细节描述。

1．简介：

单端正激变换器是单或多电压输出,功率在50W~500W范围的一种通用选择。有几种广泛使用的实现变压器复位技术。有源箝位的方法是既简单又有最佳性能的方法。ZVS（零电压开关）低的开关电压应力，扩展出占空比范围, 以及减少了EMI。组合在一起有效地改善了效率。综和这几个因素考虑都将是选择有源箝位技术。

但有源箝位的缺点之一就是需要精密的占空比箝制,如果没有箝住一些最大值，增加的占空比可能会导致变压器的饱合或主功率MOSFET上的附加电压应力,这可能会导致灾难性损坏。另一个缺点是需要对同步延迟时间的先进的控制技术。在主功率MOSFET与箝位MOSFET栅驱动之间的时间延迟。UCC2891系列的主要特色之一就是提供驱动一个P沟MOSFET（低边）或一个N沟MOSFET（高边）的能力。主功率开关和箝位开关之间的时间延迟的调整使过去使用有源箝位技术时的缺点在UCC2891用作控制IC时已不存在了。

对任何电源设计，满足设计规范小心地设计功率级控制环路。及最终设置PWM控制器都是成功的关键。对于有源箝位正激拓朴要有一些附加考虑，这将在下面的设计实例中讨论，此例用了简洁明快的UCC2891 PWM控制IC。设计功率级,箝位级,控制环以及PWM的设置正如理论研究一样,都是ZVS所固有的，它适用于UCC2891/2/3/4及UCC2897。

2．有源箝位开关工作的基本原理：

在设计功率级之前，了解有源箝位的基本时序原理是很重要的，参看[6]和[7],这里有八个阶段，深入地钻研有源箝位的电流交换，用低边有源箝位结构作为例子，完整的开关周期t0~ t4可以简化并表述出四个性质不同的开关过程。如图1~图4。 2.1 t0---t1功率传输

在此阶段功率由主开关传输至二次侧,此时Qmain导通,在此条件下刚好在ZVS条件下导通。因其体二极管先前已经在导通状态（见图4）初级电流通过Qmain的沟道电阻。而且变压器的磁化电流加上折算到二次侧的输出电流。在二次侧，正向的同步整流Qf导通，并且流过整个负载电流。在先前状态，负载电流是流过同步整流Qr的体二极管。所以Qf是硬开关状态的开启损耗的。

2.2 t1 t2谐振状态：

这是整个开关周期中出现的两个谐振状态的第一个，在此状态QMAIN在ZVS状态下关断，初级电流仍旧连续

地通过CcL流过DAOX,QAUX必须是P沟道MOSFET（对低边箝位），由于此时二次负载电流流过回流MOS。此时无

折射到一次侧的电流。所以仅有流过DAUX的电流为变压器的磁化电流。因此QAUX二级体最大的损耗很小，并且给出了QAUX的ZVS状态开启的条件。QMAIN关断和QAUX开启之间的延迟时间即谐振周期是已知的。

这是识别有源箝位同其它单端变压器复位方式的主要方法。在二次侧QF是在硬开关方式下关断的，整个负载电流

却是通过DR的。对大电流输出的应用。DR的导通损耗，成为整个功耗的主要部分，也是限制工作频率进一步提示的关键因素，当然DR的导通对QR在ZVS状态下开启仍是必要的，虽然对自偏置同步整流不可能支掉它，但 仍要尽量减小DR的导通时间，令其接近为0，但还要保持QR为ZVS导通。

2.3 t2 t3有源箝位：

这是有源箝位状态，此时变压器初级复位，虽然图3的等效电路示出初级电流返转，变压器从正向至负向的电流

流向实际都是锯齿状，当磁化电流达到正向峰值时，又回到原状态，从0反向升起。在初级侧，QAUX现在在不同的输入电压VIN和箝位电容电压值之间完全地导通且加到变压器初级侧, QAUX在磁化电流流过时公有很小的导通损耗.而在二次侧QR则流过整个负载电流,有较高的导通损耗.

2.4 t3 t4谐振状态：

这是一个完整周期中出现的第二次谐振状态,在此状态下, QAUX在ZVS状态下关断,初级电流仍旧反向流动,只不过

是通过QMAIN的体二极管DMAIN初级电流是负向的,但在此期间,此电流方向将要反转(已经很小). QMAIN的体二楹管开始导通,来为QMAIN的导通设置ZVS导通条件,这在4.4节中会进一步描述.而在二次侧,DR刚好在导通状态下让QR关断,因此QR在ZVS状态下关断,但与之相象t1 t2, 根据经验,不可免地因体二极管导通出现功耗.在t4完成时,开关周期又返回t1 t2根据经验,不可免地因体二极管导通出现功耗。在t4完成时,开关周期又返回t0 ----t1状态。

3.设计规范:

采用UCC2891有源箝位PWM控制器设计一个100W正激变换器，给出3.3V 30A的输出,变换器必须工作在通讯用的输入电压范围36V

4.功率级设计:

一个顶级的基本组件组成的有源箝位正激变换器功率级电路示于图5.

有源箝位功率级由辅助开关QAUX,箝位电容CCL组成,由于QAUX的参数为初级地,这应参照低边箝位方法,有源箝位组件的细节描述见4.3.

对3.3V输出30A电流,同步整流用在输出级以保持高效率.为简化设计采用自偏置同步整流,两支功率MOSFET为整流的QF，回流的为QR.。

功率级设计从选择二次侧输出组件开始.

4.1输出功率级设计:

正激电路使用第三个复位绕组时通常最大占空比限制于50%而RCD箝位及谐振复位的正激变换器可以略微超过50%.而有源箝位复位可将最大占零比推向60%甚至70%。（特别在低压应用时）。在本例中,最大占空比在36V输入时定为60%,在72V输入时大约为30%.

输出电感L0可以用给出的允许的最大电感纹波电流 I 来计算。

4.1.1输出电感:

假设峰峰电感纹波电流为最大输出电流的15%，法拉弟定律（1）可用来求解

将结果化整，减小纹波电流，即加大感量，允许纹波电流大就减小感量，要考虑到，作为△IC0若允许增加，则RMS纹波电流在输出电容处增加，如输出滤波所描述的任何开关损耗，当决定选择L0值时，必须看到这一点。对于本设计，流行的（OTS）方式是磁材使用要有低矮的结构，以及可重复设计的特性。或者选Pulse公司的PA0373，其规格为30A，2uH感量。饱合电流为35A,PA0373还包括1:4的耦合绕组,它适于用作初级的自举偏置电压。 用(3)式计算△IL0,用于反回计算,代入2uH感量.

一个4.2APP传输14%的总负载电流。它比容许的电感纹波电流更可以接受，用（5）式最大RMS电感电流算出为30.1A RMS.它基本等于最大负载电流.

尽管对更高的△IC0, 这个计算也能确保输出电感不会工作在饱合区.

4.1.2

自举偏置源:

在自由运转阶段，当QR导通时,则跨过输出电感上的电压即是输出电压,由于PA0307使用的匝比为1:4的耦合绕

组,这样给出自举电压VBoot为:

求解(6)式:`

VBOOT = (NBOOT×V0)-VD(Boot) (7)

用(7)式, 设肖特基二极管正向VF为0.5V对VD(Boot)其值为12.7V, 对不同的VOUT, VBoot会不一样, (6)式重新安排以解决不同的匝比得到不同的VBoot.

VBoot = (4×3.3V)-0.5V= 12.7V (8)

耦合绕组的技术见图7, 在正常工作条件下, 工作很好, 但要注意VBoot取决于VOUT, 在不正常工作时, 如过流短路等VOUT就不正常, 会导致变换器工作在打呃状态, VBOOT也会降到PWM IC的欠压锁定状态之下,如果PWM IC必须保持全部功能（在故障时）若VOUT失去稳定，此时则另要偏置源，令其保证VBOOT在UCC2891的欠压锁定 值之上。

从UCC2891的数据表中，知道起动电压为12.5V最大起动电流为500uA, 这个信息可用于设计VBOOOT电容，见（9）式：

将已知数据代入，得：

CBoot = 10uF (10)

4.1.3 输出电容：

输出电容的选择基于许多实用要求，诸如成本，几何尺寸。功能及可能性。此例取决于最小输出电容要允许输出纹波电压小于输出电压的1%，或为33mV, 掌握了电感纹波电流， 最小输出电容可由（11）或计算（12）式得出。

由(2)式给出的值仅是确保输出纹波的最小值。最终选择值还要参照Resr (OUT)及瞬态响应。限33mV纹波。 输出电容的Resr要小于（13）式，由（14）式给出。

如果瞬态响应是一个设计考虑, 那么输出电容的选择就能从所要求的瞬态电压过冲值得出. V0S为过冲电压, 它在输出负载电流变化的范围内不得超出允差。用电感能量及电容能量的 交互可计算出，见(15)式:

对负载的变化从50%到满载,限制瞬态电压不超过输出电压的3%,则C0计算出为672uF,示于(16)式:

两个330uF/ 6.3V的POSCAP电容并联，再加一支10 uF瓷片电容就能很好地满足瞬态特性.小尺寸,低成本的要求。6TPD330MPOSCAP为三洋公司产品, ResR为10 mΩ,最大纹波电流为4.4ARMS.

从(15)式,注意C0正比于L0,它还取决于fsw及△IL0, 作为一点注意，:这是一个交互功率级，为此目的的一个理由，纹波的对削效应减小了△IL0，容许更高频率工作,它可减小L0一个更小值的L0,会导致更小的C0值, 还大大减小了L0,。C0的时间常数，功率级就会有更快的瞬态响应，为应用象中间总线变换器, 瞬态响应可以更少.。C0可选择得更少，只一个电容即可。

4.1.4同步整流:

选择合适的功率MOSFET作自偏置同步整流应用有很多考虑。在自偏置应用中,MOSFET的栅源电压理想状态系直接接在变压器二次绕组处。结果是栅压不是稳定的,它随输入电压,变压器的复位电压,变压器初次级匝数比变化.如果输入电压高过2:1,自偏置方式就不能选用。就要用控制驱动的解决方案。为此,一个好的着眼点,为通过计算确定变压器的变比,根据输入电压的范围,改变同步整流栅驱动电压可以计算出来，根据伏秒积平衡原理,在输出电感处可得到最小的二次电压VS(min)由(17)式给出:

由 QMAIN的上升,下降时间及延迟时间尚不知晓,最坏情况下，为总周期的3%,可起始设定用来解决问题见(18)式:

已知最小输入电压,作为(18)式结果,现在可以用计算初级到次级的变压器变比,由(19)式给定.

将匝比化成整数为6, 假设二次最低电压大于(18)式的结果, 正如上面提到的, 同步MOSFET的栅源电压是不稳定的, 所以下步要决定在整个输入电压范围内在匝比为6时每个MOSFET的栅压为多少.

QF的Vgs的变化正比于输入电压除以变压器匝比, 对于36V~72V, QF栅压的弯化为6V~12V,这对标准MOSFET足够用了, 对QR栅源电压希望由变压器的复位电压除以匝比,对有源箝位拓朴,复位电压因为不是线性的,在4.3节会进一步讨论, 对VIN36V~72V, QR的栅源电压在8V~5V之间.

选择合适的MOSFET, 还取决于已知的均方根电流及最大漏源电压, 从图5中等级电路, QF的Vgs与QR的VDS相同,而QR的Vgs与QF的VDS相同,因此,要对每个MOSFET的Vgs是多少要分别计算, VDS是已知的.

参照电感电流波形,见图6, QF及QR的峰值电流分别计算出:

QF必须经得起峰值电流,由(20)式定义的是均方根(RMS)电流,由(21)式定义,在功率传输阶段:

传统上,回流MOSFET QR在有源箝位的复位阶段必须能流过(22)式给出的最大RMS电流.

由于占空比接近0.5,最大RMS电流接近相等,所以可以选用同型号的MOSFET使用作为QF及QR,计算的参数列于表2中.

在有源箝位正激变换器在接近零电压时关断, 而在开启时, QF有开启损耗, 但QR系在ZVS下开启,由于很高的平均电流流过, MOSFET要有极低的导通电阻。当然, QF还有开关损耗.所以不能只顾低导通电阻, 还要考虑栅驱动电荷的大小。

HAT2165器件,RDS(ON)及Qg分别为2.5MΩ及8MΩ,Vgs为12V, 最大范围为HAT2165 VDS=30V, Vgs=±20V, ID=55A,器件为薄形LFPAK封装.为导热增强型的工业标准SO-8封装.结到环绕的热阻为60℃/W,当LFPAK安装在40mm*40mm 1 OZ 原的铜箔上时,环绕温度为40℃,最大允许结温为环绕温度的2.5倍,最大功耗由(23)式给出.

迅速计算出整个功耗,将用于决定要几个MOSFET并联,为了保持最大功耗，1.25W的能力不得超过。

4.1.4.1 QF功耗计算:

整流QF功耗计算的全部都是在最坏条件下, Vin最低执行.最大占零比,最大输出电流I0，对(26)式的开关损耗,上升时间Tr(QF)可由(24)式近似，假设变压器绕组及QF栅之间的串入电阻小于3Ω,最小VIN时Vgs为6V, 从制造商给的数据, 栅充电电荷Qg对HAT2165约80nc, 因为其ZVS关断,下降时间略去。

由于

QF同步整流关断时接近ZVS, 关断时有一些体二极管的导通损耗, 仅用于估计，最坏情况体二极管导通时间

50ns用于(27)计算为:

流过MOSFET信道的导通损耗由(28)式给出

此外还有一些小的附加损耗，如MOS栅的光放电等,但在自偏置时间步整流的多数损耗已标出,对用控制方式驱动同步整流，这些相同的损耗由驱动器件付出，会大一些的。例如:栅充电损耗因些会忽略不计.

最大功耗对QF HAT2165 LFPAK,估算如下:

2.54W的功耗,将导致192℃结温, 远远超出150°的极限,所以QF MOSFET需保持112°以下,(31)式给出.

为更高的设计安全, QF数应加多, 但因其仅超出一点.所以QF采用两支并联, 再有当两支MOS并联时, 整个导通电阻减少了。而所需栅驱动电荷增加了.因此,在某些情况下并联MOS的整个功耗可能会增加, 此时每个器件功耗减小, 一个更好的解决方法可以用重新计算(24)式到(30)式来核准并联的MOS数量。 4.1.4.2 QF功耗计算:

回流QR的全部计算也要在最坏情况下, 它为最高输入电压Vin，最小占空比D及最大负载电流Io的时候.由于QR同步整流在ZVS状态下开启,关断,可忽略开关损耗。无论怎样还有比QF情况更糟糕的体二极管导通损耗.若仅仅以估算损耗为目的，在最坏情况下体二极管导通时间为150ns,由(32)式估算出:

导通损耗由RMS电流流过MOS的信道电阻，由(33)式给出:

对单个QR，最大功耗估计, HAT2165LFRA MOS由(35)式估出:

QR并联数目需令其保持112℃以下结温,由(36)式限定:

在同步整流中，体二极管导通损耗是功耗的第二大来源；在自偏置驱动应用中,体二极管导通时间（QR）变化是很大的.

因此,需小心设计,采用三支MOS并联在QR,这就可以增加导通时间,或者略增加一点开关频率到300K HZ,结果都会增加QR的功耗.

4.2功率变压器的考虑

为简化分析PA0810 OTS平板变压器作为结构选择，它可以给出140W的功率，并且高度低于10mm。PA0810对模块电源应用是一个很好的选择，因其需要薄形的无源组件。PA0810使用两个初级绕组，每边6匝及两个单匝的二次绕组，由（19）式决定，匝比为6，保持初级为两个绕组，以并联方式工作，两个次级绕组也并联，这减少了直流电阻约50%，也就大大减少了导通损耗。

由于PA0810是平板变压器系列的一个部件，它的设计及结构对所有场合不都是最佳化的。许多应用都可从OTS变压器方案中选择，象如此小的尺寸、少的匝数，还包括了两边的隔离，有很高的效率。

在300KHz之下，变压器损耗主要是磁芯的，通过变压器磁芯的BH曲线变化磁密的浪涌出现这些损耗（磁滞），此外还有传导损耗，在均方根电流流过平板绕组时，磁密变化Δβ，由（37）式决定，与PA0810磁芯几何面积有关。

（38）式结果可加入（39）式中，可确定磁芯的损耗。

铜损是RMS电流流过初级绕组、次级绕组造成的，二次侧平均电流由先前的（21）式定义，初级的平均电流由（42）决定，它由磁化电流（40）和峰值电流（41）组成。

从制造商的数据表中，变压器初级及次级绕组（两并联）给出11.25mΩ和0.875mΩ，这些数据现在可用于已知变压器的RMS电流，来计算由（44）式给出的导通损耗

最大变压器损耗可由（45）式计算

Pr = Pcore+Pcu = 0.98W+0.69W=1.67W (45)

从制造商给出的温度曲线可以得出，变压器1.67W的损耗能造成40℃的温升。因此，预测变压器最大温度在80℃左右。由（46）式给出，

TT(pwr) = △TT(pwr) +TA = 40°C+ 40°C = 80°C (46)

4.3有源嵌位电路

从图5中，无论什幺时间，QAUX只要处在导通状态，嵌位电压与输入电压之差就加到变压器的磁化电感上，这是变压器重置时期。对于低边嵌位，QAUX必须是P-MOS器件，因为体二极的方向。更有价值的是QAUX 的体二极管仅流过变压器磁化电流，它有很小的平均值（相对折射的负载电流而言）。因此，选择一个低栅电荷MOSFET是最主要考虑的，低的RDS（ON） 仅是第二步考虑的。QAUX还必须能承受全部的嵌位电压（图8给出），在此应用中选择了IRF6216。

不计漏感的影响，对低边的传输功能嵌制可以直接由伏秒积平衡原理来求解：

D.Vin=(1-D)×VCL-(1-D) ×Vin (47)

简化（47）式，得出嵌位电压等式：

这是一个很有趣值得注意的，传输函数在（48）式中给出，与非隔离的BOOST转换，两者是相同的传输函数，这就是为什么低边嵌位可以参照BOOST型的嵌位。

(48)式的结果描述了输入电压和嵌位电压之间的传输函数。无论怎样，注意到在图1中，无论QAUX何时导通，嵌位电压总是直接加到QMAIN的漏源之间，而与变压器初级磁化电感无关。因此（48）式可以扩展并写成包含QMAIN源漏电压应力的等式：

在变压器重置时期，变压器初级的极性反转,此时，加到初级绕组的电压为：

Vreset=VCL-VIN (50)

如果从（48）式表示的VCL代入（50）式并化简，传输函数与输入电压和重置电压相关如下式：

进一步单端正激变换器的占空比D可定义成输出电压与输入电压之比再乘以变压器的变比。

将（52）式代入（49）和（51）式可简单地给出VCL及VRESET公式，由VIN、VOUT及N表示，见（53）及（54）式。

（53）式和（54）式的结果现在可用于图说明嵌位电压变压器重定电压随输入电压的变化关系（要固定输出电压及变压器的变比N）。对输出电压用4V（3.3V加一些压降），（53）的图标结果如图8所示，图8中还示出改变变压器变比对初级MOSFET的源漏电压应力的影响。

图8展示出QMAIN电压应力在最小输入电压（最大占空比D）的急剧的变化，基于此因，UCC2891如图10所示。提供一个精密嵌制最大占空比的能力。随之后果是一个具破坏性的电平会加到初级MOSFET或有一个规定最大MOSFET电压的比率。图9展示出典型正激变换器工作在整个工作电压范围内的状态。匝比为N=6，加到QMAIN的源漏的最大电压为110V，MOSFET电压在图8中由嵌位电容CCL给出嵌位电容必须选择合适，以承受整个嵌位电压加上任何附加的额定电压。选择了6的匝比后，变压器重定电压VRESET由（54）式给出，也能用随输入电压变化的曲线表示如图9。

4.3.1 低边嵌位的栅驱动

因QAUX已经被确认，它必须是接地参考的P沟MOSFET，需要负向的栅驱动电压才能令其导通，当然UCC2891不会产生负电压，这要外加栅驱动电路应用到低进嵌位，P-MOSFET可以直接如图10所示的方法来驱动。

首先UCC2891的AUX输出变高，肖特基二极管DAUX会正向偏置，电容CAUX被充电到-VAUX伏特，然后电容放电（通过RAUX）。如果RAUX和CAUX的时间常数大于PWM的周期，则CAUX上的电压仍旧相对恒定，且使QAUX栅到源的电压峰值为0V，因此，VAUX有效地移到了地电平之下，而能以负电平驱动P沟MOSFET，QAUX：

CAUX的值由RAUX=1KΩ及下面公式求出

4.3.2 选择嵌位电容

对于嵌位电容选择，第一个考虑的是要知道怎样合适的电压比率才能盖过整个VIN的范围（见图8）

嵌位电容的值最主要的选择是基于可允许的纹波电压总量。再有，假定此电容要足够大，嵌位电压才能近似象一个恒压源一样。当然，根据（53）式VCL由随着输入电压的变化而变化，无论怎样一个线性瞬态或突然的占空比变化都要计及进去。它要取一个对嵌位电压有限的时间总量，因此，变压器重定电压与之相应。更大的电容值会导致较小的电压纹波，但又会引入对瞬态反应的限制，较小的电容值有较快的瞬态反应，但会导致更高的电压纹波，理想状态，

嵌位电容选择得要允许一些电压纹波，但不能太多，以增加MOS源漏电压的应力，给QMAIN允许大约20%的电压纹波以加到紧靠近QMAIN的VDS。

一个简单估计CCL办法。它的谐振时间恒定要大于最大关断时间。附加因素诸如功率级时间常数，控制环的带宽，也会影响瞬态.这就接近（57）式的状况。确信瞬态性能不能被折中的，至少从有源嵌位电路观点：

求

解（57）式，求出CCL再乘以10倍的因子。设（57）式保持真实，（57）式可写成（58）式，表示CCL由已知项表示，有：

一旦CCL由（59）式算出，最终的设计值可以在嵌位电容上的纹波电压在电路中测出以后再稍微改变一点。

4.4初级MOSFET （QMAIN）的选择

由于嵌位电压已经由（53）式决定，主功率MOS QMAIN的源漏电压应力已经知道。图8示出在整个输入电压范围的最大电压应力为110V。再有，QMAIN的漏电流由（41）及（42）式也已经知道。最大均方根电流出现在最低输入电压和最大负载电流时，（42）式给出为4.42A。因此，选择150V VDS。IDS至少6.45A的范围，确保电流会有35%的设计余量。这个Si7846DP可选用，它是150V 6.7A N-MOSFET。为增强散热型的SO-8封装。 从制造商的资料表中，整个栅电荷为35nc，导通电阻为41mΩ（在12V栅压时）。 使用IPRI（RMS），这个从（42）式求得的电流，QMAIN的导通损耗为 在4.4.1中QMAIN总是在ZVS状态下关断，但可能仍会有一些导通开启的损耗，由现有的（62）式典型ZVS开启时损耗值有很小的负载电流，估计为12A以上（最大负载的40%），假定QMAIN在ZVS状态下开启及关断。

注意：在负载大于12A时，如果QMAIN没有在ZVS状态下导通，那么0.68W的值由（62）式计算可能会增加，可能会有更高的实际结温。小心ZVS测量将会由设计测试建起。

QMAIN的第三个功耗由于对其输出电容COSS（QMAIN）的充放电。对于低压应用时这可以忽略，但要注意从（63）式功耗正比于电压的平方。对低边嵌位正激变换器最大漏源电压（VcL=110V）是在最小负载和最高Vin时，从测量Coss曲线中估计这个损耗是非常困难的。从制造商的图表中出现更多的预测为60V-120V，所以用了150PF的电容值。

QMAIN的整个功耗现在可以用（64）式算出：

PQmain = Pc+Psw+Pcoss = 0.8W+0.68W+0.27W = 1.75W (64)

即QMAIN的最大结温计算结果为131℃如（65）：

Ti = (RθJA×PQmain)+TA = 131℃ (65)

131℃略高于绝对最大结温（150℃）的75%。因此，必须小心处理QMAIN，特别在极端条件下，诸如最高输入电压，最大负载电流或任何工作形式迫使QMAIN离开ZVS状态。当画PCB板时，要布出足够的铜箔区，给其漏极作功耗用，使其结温将低。

4.4.1初级MOSFET QMAIN的ZVS条件考虑

QMAIN实现ZVS的能力是采用有源嵌位技术的初级侧的推动力，为ZVS细节条件，首先是需要对寄生组件有深入了解，如图11所示。

ZVS的条件是源漏电压在开关QMAIN开启式关断之前要达到0电压，这个条件以结点A处电压来实现，见图12中。要在图2和图4中的两个间隔时间中令其谐振到0V。因此，为了ZVS的目标，图11的电路可以简化成简单的谐振电路如图12。

在t1-t2间隔，QMAIN刚关断，而QAUX即将要开启，作为COSS（QMAIN）要充电VA，QMAIN的体二极管反偏，先前通过QMAIN沟道的电流现在给COSS充电，这些电流的一部分也转向给QAUX的输出电容，但更重要的因素是这个电流自然地以相同方向作为谐振电流流出结点VA。由于两个电流叠加，QMAIN总是在ZVS条件下关断，而不管给COSS充电的总量。

在t3→t4间隔，QMAIN即将要开启，而QAUX刚好关断。注意，为QMAIN ZVS谐振电流IRes需要驱动VA到零电压的电流是相反方向的。因为这两个电流相反都到VA，QMAIN的 ZVS的开启仅在特殊工作条件，参看图11和图12。谐振电感首先由（66）定义，无外部电感，Lext为内部初始定下的，谐振电容由（68）式定义：

对QMAIN 在 ZVS下开启的主要限制是要储存足够的电感能量并能完全放电到谐振电容，这个需要可以用数学方式检测来决定，如果外加电感串入变压器初级，应给予考虑。

由于

Iout接近于0，ZVS开启条件对QMAIN取决于磁化电流。因此，在空载条件下（Iout=0）（70）式减掉求解得到（71） 由于Imag已由（40）式确定，结果可以见到：

Imag＞0.463A

从

（40）式Imag等于1.1A，它大于0.463A。所以我的期望QMAIN能在接近零负载电流时实现ZVS开启。如果没有足够的磁化电流去盖过CQ所需谐振电流，变压器的设计就不得不重新考虑，一个有效的方法是减少磁化电感。另一个选择就是求解（74）式找出Lext，然后加一个外部电感在给定的最小负载条件下以满足ZVS工作条件。

从谐振电感及电容来看，谐振频率由（75）式给出，它然后去用于计算总延迟时间，以达到ZVS谐振传输的必要条件，延迟时间的计算可用（78）式，并由UCC2891 IC调节得到。

4.5输入电容

有源嵌位正激变换器是一种降压式（buck）功率变换拓朴。有脉冲交流输入电流。因此有很高的di/dt含量。如图13所示。

图13中的输入电容是用将等效寄生组件等效串联电阻和等效串联电感画出的。它造成整个纹波输入电压，类似于输出电容。输入电容的目的是提供一种高频滤波，使输入电压尽可能接近直流源，使之有低的纹波和噪音输入。

第一

件事是为决定输入电容求出最大均方根输入电流。RMS电容电流从Ic（IN）示于图13。并用（79）式表示。使用有源嵌位的复位技术在QMAIN关断时间（1-D）期间示于IPRI波形中，也能用（79）式表示。这里有一个小的但不能忽略的对RMS电容电流的影响，对正激电路没有采用有源嵌位复位的这一项将不存在，因为IPRI在复位周期中被嵌到零。 在（79）式中恒定项仅有Imag，为用已知数值表示（79），最大输入电流IIN，可由（80）式估算出。如果谐振传输延迟可忽略不计，占空比D可由（52）估算出。

这样（79）式可能转成（82）式，此时所有可变量都已知道。

使用满载时的效率η=85% （82）式的结果，现很容易对应VIN全范围求出，示于图14。

采用25%的设计裕量，输入电容至少能掌控2.63A的RMS电容电流。

为初始选择输入电容，可假设改变纹波电压是电容主要功能。虽然在更高频率工作时Lesl和

Resc(in)可占统治地位超过Cin。所需的最小的输入电容受5%纹波电压的限定，由（83）式给出：

将（80）代入（83）花简，给出CIN表达式，各项都已知。设计式如（84）式在最小VIN,最大占空比D及最大Iout时要再加25%的余量。最小输入电容值由（85）算出为4uf。

由于输入纹波电压总量比电容中纹波电流要大，输入电容的Resr（IN）是很少关心的与输出电容相比。况且最小所需Resr(in)由（86）式给出：

对VIN为72V时，多层电容是最可能的选择，使用2个或更多个并联瓷介电容很容易满足Resr的要求。还要在两电容之间插入一个小电感，C4532X7R2A225为2.2u/100V多层瓷电容。300KHz时为2.5ARMS，Resr为4mΩ。三个并联时总的电容为6.6uf。

4.6电流检测

UCC2891/3有0.75V的电流检测阀值，而UCC2892/4有1.27V的电流检测阀值。整个电流型控制是调制QMAIN的导通时间。它由误差电压及输出电感电流定出。由于输出电流很大，电流检测在初级侧来做，RMS的负载电流由变压器变比给减小，初级边电流检测使用一个小的电流互感器，位于QMAIN的源极到地之间。为了高的效率整个损耗加在一起要给予考虑。

用电阻方式检测电流方式示于图15。从电流检测电阻上取样电压波形。

从（41）式，峰值初级电流在Io=30A时为6.45A，为设电流限制峰值初级电流等于6.78A。相对应ILim=32A，Rcs的值由（87）式给出。

使用（42）式的RMS电流为4.42A。最大功耗由（88）式给出：

电流检测电阻中2.5W功耗会影响整个效率达2%。最好的改进方法就是用电流互感器，示于图16。

考虑电流检测互感器Tcs，示于图16，电流流过Rcs系初级电流IprI，按互感器匝比减少，对于100：1的匝比，Ics在峰值电流限制下由（89）式决定：

从Ics（CL-PK）计算检测电阻，由（90）式给出：

使用初级RMS的4.42A[（42）式]，最大功耗在11Ω电流检测电阻上表示为（91）式：

对于Tcs，P8208，100：1电流检测变压器最大可流过10A峰值初级电流，并有最大高度为5mm的几何尺寸。最大功耗来自初级侧单匝电阻。对P8208直流电阻为6mΩ，二次侧100匝电阻为5.5Ω，其导通损耗为（92）式及（93）式：

肖特基整流加在检测电流回路中，再加上RMS电流流过二极管压降的损耗，假设VF=0.6V，功耗由（94）式给出：

最后一个组件考虑Rr，它用于电流互感器在QMAIN关断期间的复位。由于Rcs比RR要小好多，在二极管导通时，二次电流总是流到Rcs，当检测二极管不导通时，RR要保持互感器二次侧电流流过，令其复位。因此，复位的伏秒积由RR大小决定。RR要选择得令互感器重定时间比功率变压器TPWR复位时间要短。增大RR会减少复位时间，但会增加复位电压，导致附加的电压应力给电流检测二极管。对二极管的最小电压应力，RR求解式由（95）给出：

使用电流互感器的整个功耗由（97）式给出：

比较（98）式和（88）式，使用电流检测变压器（互感器）技术仅有175.9mw的功耗。比用电流检测电阻接在主功率MOSFET源极的2.5W低了很多。这对低输入电压大输入电流时状况总会是这样的状况，甚至对一些脱线的高输入电压应用时，也会有较小的损耗，只不过它的成本较高一些。

4.7功率级损耗总结:

满载时(100W)整个功率级功耗总结示于图17,估计总数为9.9W,估计满载效率为91%,图17中的估计没有计算输入及输出电容上的损耗,没有计算QAUX MOSFET 的损耗.但是这些都假设为最小的情况.

5.光耦合器电压反馈:

UCC2891. PWM控制器使用电流控制型(CMC)方式调制占零比电流检测互感器.正如以前讲过的放置在初级侧,当然,直流误差信号对电压环路须从二次侧反馈到初级侧.在紧靠边界处,可以采用磁组件或光耦反馈,由于输出电感已经提供给初级的自举供电偏置,再增加第二个耦合绕组给误差电压反馈信号是不太合适的.因此,为保持所有组件选择OTS,应该用一个光耦,安排如图18.

推荐在UCC2891 FB端可用电压范围为1.25V

SFH690BT的电流传输比(CTR)在100~300%之间,如果光耦工作在CTR最小100%,则电容Iopto将采于(101)式结果.

由于TLV431可以漏入25mA 的阴极电流,所以对驱动光耦有足多的空间,为了减小光耦的直流增益, TLV431最大电流的20个百分点是允许的,光耦的偏置电阻由(102)式决定.Vopto的选择基于最小的变压器二次电压(6V)减去1.5V的顶部电压.为简化串联旁路的调整设计.

基于所选的电阻及最小CTR,光耦的最小增益由(103)式给出.

一旦电路建起并整个环路测试需要最佳化.因此光耦的增递是整个变换器增递的一部分.光耦的偏置电阻可以调节得使PWM的反馈电压最佳化.

6.反馈环路的补偿:

整个挡制环示于图19,环路由五个增益块组成,由K，,Gcl(s), Gf(s), Gc(s)及Gopto(s)组成.K表示初级侧增益,它由电流检测电路,斜波补偿及用于控制输入到PWM比较器的反馈电压组成。UCC2891包括斜波补偿电路.它在内部控制IC但在外部由一个从RSLOPE到地的电阻来调节.

Gcl(s)是第二个为谐振影响.它由在变压器初级 磁化电感及箝位电容之间形成.Gf(s)是二次侧功率级移去输出电感的部分.由于输出电感电流是可控变量之一.会有两个结点影响正常工作.见电压型控制的变换器移去后的简化补偿,Gc(s)是二次侧补偿用一个TLV431设置的2型结构.由于它的低成本.TLV431是非常普遍选用的误差放大器.Gopto(s)是光耦的增益块.正如先前部分所描述的.变化的TLV431的阳极电压设置了光耦二极管的电流,光耦CTR的增益决定了初级侧的发射极电流.

变化的发射极电流去用来设定给UCC2891的反馈电压.在UCC2891内部,反馈电压缓冲分压按2/5,出现在PWM比较器的反相输入端.

从图19的控制等效电路,一个简化的增益框图由图20给出.除去Gc(s)之外,每个方框的组成组件都是已知的,现在可用来定义整个控制输出的传输Gco(S).

常数K由(104)式简单定义,位于电流检测端的附加电压.由于斜波补偿,可有小的影响给K,但列简化分析,将其舍去.

使用有源箝位工作在峰值CMC技术,有双极点的谐振影响.出现在变压器磁化电感和箝位电容之间.这可以影响控制环的设计.在一些实例中,会更细致地讨论.参见参考(9)和(10).

输出滤波器的传输函数Gf(s)减少第一个系统,它由(106)式给出.

如图20所示,系统的由控制到输出的增益由(108)式给出

从(103)式知道,光耦的直流增益,Gopto已计算出来为13db.当然,光耦还展示出单一极点1大约在1Khz，可以用(109)式综合表示出来.它表示了未补偿的反映,由于光耦一个小信号响应没有特别指明在数据表中.且随应用条件而变化.它在电路中用控制环模型测出是可行的.

对正激变换器工作于峰值CMC时,采用类型2补偿网络.见Gc(S)部分(图19).对CMC的有源箝位正激变换器.这个补偿等效电路可以用于整个复盖频率.它被设计在至少在Gcl(s)谐振频率1/10之前.此频率由(110)式给出.

从(111)式知道整个控制环的复盖频率f0选在7KHZ,对宽带宽的需要，光耦的单一极点限制了相位提升的总量.它由这个2型补偿网络可以提供出来.在这些例子中.一个附加的零点将不得不叉入环路,意指一个三补偿网络型式.频率响应对每个控制输出方块Gco(s)增益及相位都独立展示出并一起画在图(21)及图(22)中.

用图标出(109)及增加的结果到Gco(s),整个死循环未补偿的增益及相位现在已经知道.补偿网络组成了Gc(s),见图19,现在设计如下.从图23中,未补偿的整个增益大约为7.6db,在F0=7KHZ处.补偿需要设计有一个-7.6db增益.于交叉频率处.所需的绝对增益在F0处由(112)式给出.

如果RX任意选为17.4KΩ,那么RI可由(113)式计算出,实际的组件值用在最终设计中示于右面的每个结果.

反馈电阻RFB选择要提供所需的负增益(F0处)且由(114)式得出.

极点由RFB及Cp形成,用于补偿输出电容的Resr (OUT),它被放置在最高输出电容的Resr(out)处,此处为6mΩ,Cp然后可得出由(115)式.

由RFB及Cz形成的零点用于提供附加的F0处的相位提升,并补偿低频处极点,它由输出电容及负载电阻定出.CZ由(116)式给出.

最终补偿值在实际设计中测试结果显示与设计值相比仅轻轻的变化一点.结果示于图25中.

计算出的增益及相位补偿TLV431后的响应示于图26,在F0=7KHz,补偿有-7.6db的增益.图26还显示,点补偿指出开环TLV431的最大的增益带宽体积.(GBW),对这个设计,补偿网络处GBW限制之下,但它仍然还被注意到了.图26示出术信补偿在交叉频率处提升了大约90℃.

有了图25介绍的设计,计算整个死循环增益及相位响应示于图27,从图27的环路增益响应来看,7KHZ的交叉频率点音大约50db的低频增益可以实现.两个极点响应的有源箝位电路还可以在133KHZ周围见到.补偿部分有效的相信提升还可以在100HZ处见到.当然,由于光耦相位移动的影响补偿部分不能完全贡献出图26中的相移总量.结果是相移的急剧减少,并从此处移动了30℃.通常补偿将在相移大于40℃时重新见到它的影响.在这种情况下,实际相移测量在最终电路中提供的45°相移复盖了VIN及IOUT的整个范围.这说明光耦相移不会如开始假设的那样会紧靠复盖频率.

7.调节控制PWM IC UCC2891.

使用从功率级给出的设计信息.现在来设置控制IC.这通常是最后一步.它要在完成功率级的设计之后.下面的设计公式是逐步完成的.设计过程示于应用部分的参考图(1)和图(2).实际组件值用这些公式算出.结果如下:

7.1:第一步.振荡器.

振荡频率及最大占空比箝制由RON及ROFF根据(117)及(118)给定.

7.2第二步软起动:

软起动电容根据要求的起动时间用(119)式求出, 对本例软起动要求40ms,通常选。

7.3第三步VDD偏置源:

首先,为QMAIN及QAVX栅充电参数的高频滤波电容要算出假设CNF上的开关频率纹波要保持在100mv以下.其值可用

(120)式算出:

从(61)式QG(main)为35nc,而IRF6215,Qg也是35nc.

CBIAS取决于由tss及开启(13.5V)关断(8V)的PWM控制IC.电路监视(14PIN)电压，为UVLO。此外, PWM控制器的偏置电流及主辅MOS的RMS驱动电流已经知道,从UCC2891数据表,峰值驱动电流为2A。静态电流为IDD=3mA,因此, 起动时的功耗由(122)式给出。

对所希望的软起动时间40ms, 最小值CBIAS(123)式计算。

使用2个47uF并联电容给CBIAS,会在软起动时间及总电容之间能够做足够的衡量.

7.4.第四步,延迟时间调整.

电阻Rdelay,设置两栅驱动信号之间的开启延时, 延迟时间对每个开关传输都是理想的。在OUT(13PIN)关断及AVX(14PIN)开启之间就如AVX关断与OUT开启之间一样地好。 使用tdelay结果从(78)式其值由(124)式给出.:

一旦设计达到最佳化,记住这一点很重要,增加tdelay到100ns以上要允许更多的时间实现ZVS,但结果是少于可能的占空比.这会影响低线的调整率。

7.5第五步输入电压监视

线路欠压过压比较器反馈的电流总量由(125)式计算.

窗口电压Von到Voff见表1,用(126)式计算RIN1

低边电阻分压器,欠压部分很容易从(127)式标出.

7.6第二步电流检测滤波及斜率补偿.

UCC2891 PWM控制器使用内部斜率补偿等效电路,而外部用适当选择两个电阻RF和RSLOPE来作调整。电流检测滤波电阻RF, 选择基于选取低通波波器的角频，它由RF及CF组成.作为起始点。

通常的经验法则是选择角频10倍于开关频率, 还有CF将选得在47pf~270pf之间,通常推荐为100pf.RF可以由(128)式决定.

贴近536Ω的标准值选择RF, 输出电感电流斜率现在必须确定为从二次反射的值返回到一次侧, 然后传输一个电压斜率到电流检测电阻Rcs, 当采用电流检测变压器时, 等效补偿斜波的电压可由(130)式决定.

为应用方便可不用电流互感器, (129)式还可以使NCS项加上来等效一下。用RF的计算值及DVl/dts值, Rstope可用(132)式决定。

从（131）式，全部可变的现在都成为已知，除非对m,它是一预估数, 指示所希望的斜率补偿总量。m的典型值为0.5~1。这里0.5的最小斜率补偿总量对保障峰值CMC工作的稳定是必需的。随着m值会超过1，峰值CMC超前于电压型控制(VMC),好的开始点是0.75.

8.等效电路及材料表(BOM).

等效电路完整地由图29给出.组件值与计算值允许有一点不同,表3给出全部材料单,全部料号与图29对应。 9..

10.建议设计的改进点

一旦设计完成并经过测试,若干部分的改进必须给予注意。现有如下几项。元件参数设计，以图29中等效电路为准。注意如下：

10.1主功率MOSFETQ2没有在零点压之下开关，而且在Vgs和Vds之间有11ns的交叉。增加延迟时间，加一个外加电感串在变压器初级，再加一个可饱和的电抗器与变压器二次侧相串，这些办法都没有使开启状态更接近ZVS。这让我们相信，正激同步MOSFETQ3Q$的导通在ZVS将出现时，要一小段死区时间。在设置延迟时间时，谐振能量会通过变压器初级循环。如果二次侧也为一个短暂的ZVS区间储能。那末为了放掉谐振电容的能量，储存在谐振电感中的能量就必须损失掉，而这一点都没有去注意到。这看上去是自然顺序的有源箝位正激拓扑的自驱动同步整流。一种可能的设计会改善驱动同步整流，即是使用控制驱动法来取代变压器的自驱动方式。 10.2 Vout的软启动

输出电压在初始启动时会出现过冲，当功率开始从初级传到次极时，这里需要一个给变压器二次侧充电给光耦偏置以及令TL431反馈的短暂的周期。在此时间内，变换器输出开始上升，但由于TLV431仅能漏入电流。PWM还没从二次侧收到任何反馈信号，对于低输出电压的设计是个问题，因为变换器输出上升到调整点时反馈电路尚未正常工作，为防止这种过冲，它必须用在一次侧加软起动方式控制二次侧输出的上升速率。起动特性在反馈电路预偏置时可以改善，但这需要贡献一个二次侧电压，这又是需要由UCC2891预先调整的电压。TLV431是为反馈补偿的一个通用选择，但它对低压输出不是一个最好的选择，最叟的办法是采用具用电压基准的运算放大器，这种方法将胜过431。因为误差放大器现在可以源出电流以驱动光耦。为在起动期间改善二次侧的控制。这个方法的另一优点是其基准电压的上升速率是独立控制的，而不象431是与放大器合一的。 10.3功率级效率的改善：

使用OTS元件有着简化设计过程的优点。当然，当选择受限于OTS元件时，功率级的设计有时会不处在最佳状态，实际上在磁性元件区域，例如变压器可以降低开关频率到250KHz，仍有足够的空间，而不会饱合，对此实例，250KHz工作时，效率会更好一些，工作于250KHz的曲线示于图45，工作300KHz的曲线示于图46. 11.结论：

一步步的设计3.3V输出100W的有源箝位正激变换器（工作在峰值CMC方式）的步骤已展示出来。设计实例基于UCC2891型有源箝位PWM电流型控制器，当然功率级设计过程适用于各种低边箝位正激变换器。ZVS的概念已经在有源箝位正激拓朴中展现来来。主要元件损耗的细节对功率级也已说明，虽然最终的设计没有完全实现主功率MOSFET的ZVS。但转换效率在整个输入电压变化的范围内已大于90%。ZVS的设计解决及变换器的性能改善还在继续。

本文来源：https://www.bwwdw.com/article/xrug.html