阶段性考核之三 - 设计一个24进制计数器

阶段性考核之三：【平时成绩10分】

时序逻辑部分设计型实验报告

实验题目 设计一个24进制计数器 学生姓名 班 级 学 号 任课教师 实验成绩 完成时间 马欣跃 电信122 2012301020206 邢晓敏 实验题目 设计一个24进制计数器 本次实验要求学生设计一个24进制计数器电路。其目的在于： 实验目的 1. 使学生深入理解分立元件构成的时序逻辑电路设计过程； 2. 进一步锻炼学生的动手实践能力。 选用4位二进制集成计数器74LS161设计一个24进制计数器。 1. 试用整体清零法仿真实现上述24进制计数器； 2. 试用整体臵数法仿真实现上述24进制计数器。 3. 要求在实验室用实物搭接时实现上述1、2中任意一种情况即可。 4. 24进制要求必须用74LS161实现，不允许用74LS160。 具体 基本要求：用发光二极管实现24个状态的显示。【完成该部分功能最高平时成绩7分】 实验 提高要求：用数码管显示24个状态对应的十进制数【完成附带该部分要求 功能的全部功能最高平时成绩10分】（如实验室不具备搭接实物条件，仿真完成并对原理清楚掌握，能够顺利回答老师验收时提问即可。） 5. 在该实验报告中要有完整的设计过程、仿真电路图和实验调试过程。 6. 总结本次实验的收获、体会以及建议，填入本实验报告的相应位臵中。【收获、体会必须写！】 设计过程 一．整体清零法实现24进制计数器 1．设计过程： 74LSI6I真值表 清零 预臵 LD 使能 时钟 预臵数据输入 A B C D 输出 RD EP ET CP QA QB QC QD 0 1 1 1 1 X 0 1 1 1 X X X X 0 1 X 0 1 1 X X X X X X X A B C D X X X X X X X X X X X X X X X X A B C D 保持（全保持） 保持(但RCO=0) 计数 1 状态图： 11000 10111 10110 10101 10100 10011 01101 01110 01111 10000 10001 10010 01100 01011 01010 01001 01000 00111 00110 00000 00001 00010 00011 00100 00101 用74LS161设计，应用两片芯片。使第一块芯片计数0至9，第二片芯片计数0,1,2。当低位芯片计数至10即QD和QB为１时，QD与QB连接一与非门输出端为零连入清零端可使之清零。当低位芯片计数至9即QD与QA输出1时连接到与门，其输出端连接到高位芯片的使能端，使高位芯片开始计数，则高位由“0000”变为“0001”，而后，低位的输出端发生变化，高位芯片的使能端为0，停止计数。当高位为2低位为4时应同时清零，即高位的QC与低位的QB连接一与非门，其输出端先接至高位清零端，而后再与高位QB,QD连接的与非门的输出端共同接入与门，是其输出端连接到低位的清零端，则可同时清零，这时数码管显示数字从２３变为００ 2.所用器件： 74LS161计数器 2个 7408N与门 2个 7400N二输入与非门 2个 时钟脉冲 1个 共阳极数码管 2个 7447N译码器 2个 3.仿真实现过程： 按照电路图连接。用两片74LS161实现24进制计数器。QD与QB连接一与非门。低位芯片QD，QA接入与门，其输出端连接到高位芯片的使能端，高位的QC 2 与低位的QB连接一与非门，其输出端接入高位芯片的CLR端，输出端再与高位QB,QD连接的与非门的输出端共同接入与门，是其输出端连接到低位芯片的CLR端。运行时，数码管开始计数00至23随后变成00继续计数。检查电路，看看各个连接是否连接正确，直至显示正常。 二．整体置数法实现24进制计数器 1．设计过程： 用74LS161设计，应用两片芯片，当QA与QD为1时接入与门，接入第二片的使能端，这时第二片芯片工作接收进位1。当QA与QD为1时接入与非门输出为0接入LD端可使之臵零。当第一片显示3第二片显示2时即第一片QAQB为1且第二片QB为1时应使两片芯片LD端都臵零，将三端接入与非门，输出端接入第二片的LD端，输出端再与之前QAQD接出的与非门的输出端共同接入一个与门，输出端接入第一片LD端。此时，当第一片显示9或者显示3均臵零，第二片显示2时可臵零。低位显示0至9，高位显示0,1,2 。连接到数码管上。 画状态图： 00000 00011 00100 00001 00010 00101 00110 01100 01011 01010 01001 00111 01000 000000 10001 10010 01101 01110 01111 10000 10011 10111 10110 10101 10100 2.所用器件： 74LS161计数器 2个 7408J与门 2个

3

7403二输入与非门 1个 7412N三输入与非门 1个 时钟脉冲 1个 共阳极数码管 2个 7447N译码器 2个 3．仿真实现过程： 按照电路图连接。用两片74LS161实现24进制计数器 当QA与QD接入与门，接入第二片的使能端，这时第二片芯片工作接收进位1。当QA与QD接入与非门输出端接入LD端可使之臵零。低位QAQB与高位QB三端接入与非门，输出端接入第二片的LD端，输出端再与之前QAQD接出的与非门的输出端共同接入一个与门，输出端接入第一片LD端。当运行时，数码管开始计数显示从00至23，随后变成00继续计数。检查电路，看看各个连接是否连接正确，直至显示正常。 实验心得 通过这次实验，我懂得了做实验一定要细心有耐心。这个仿真有很多线，刚开始连完不能正确显示数字，我检查了连线，很多线要一一检查，我也发现了很多小错误，有些应该连VCC却没有连，有些是练错了位臵，有些高位低位弄错，检查了很多遍，考验我的细心和耐心，我把每个小毛病都改了，最后终于正常显示数字。所以，当我们构思时觉得连出来就是对的，当真正实践时，会发现有很多因为不细心而导致错误，线很多而且很乱，要一一检查，先整理思路，思路没有错误时再检查接线，检查很多遍才可以，遇到问题也可以问问同学，重视实践，重视同学间合作。

4

附录1：整体清零法仿真电路图

VCC5VU8B7408NQAQBQCQDRCO14131211153456710912ABCDENPENT~LOAD~CLRCLKVCC5VU57126ABCD~LT~RBI~BI/RBOOAOBOCODOEOFOG1312111091514CACAU23456710912ABCDENPENT~LOAD~CLRCLKU1QAQBQCQDRCO14131211153547447NU10U9ABCDEFGABCDEFG74LS161DV150 Hz 5 V U3B7400NU4B7408N74LS161DU7B7400N7126354ABCDU6OAOBOCODOEOFOG1312111091514~LT~RBI~BI/RBO7447N

附录2：整体置数法仿真电路图

VCC5VU3A7403NQAQBQCQDRCO1413121115VCCU4A7408J3456710912ABCDENPENT~LOAD~CLRCLKU5A5VCACAU9U10U13456710912ABCDENPENT~LOAD~CLRCLKU2QAQBQCQDRCO14131211157412N7126354ABCDU7OAOBOCODOEOFOG1312111091514ABCDEFGABCDEFG~LT~RBI~BI/RBOV150 Hz 5 V 74161N74161NU6A7408N7126354ABCD7447NU8OAOBOCODOEOFOG1312111091514~LT~RBI~BI/RBO7447N

5

本文来源：https://www.bwwdw.com/article/xpxh.html