实验6.6 计数、译码和显示电路(60进制)

数字电子技术实验

6.6 计数、译码和显示电路

实验一、实验目的

1.学习计数器、译码器和七段显示器的使用方法。2.掌握计数器、译码器和七段显示器的综合应用。

3.掌握用示波器测试计数器输出波形的方法。

二、实验任务

用74LS161计数器、4511译码器、BS311201显示器各两片和74LS00一片实现一个带显示的60进制计数器。完成表6-6-1及6-6-2测试，个位波形测试。

三、实验设备

数字电路实验箱(74LS161、4511、BS311201、

74LS00数字集成芯片、脉冲源)、数字万用表、示波器、导线。

四、实验原理

74LS161引脚图

译码输出

BS311201共阴极显示器，COM 接地；

BS311101共阳极显示器，COM 接电源+5V。输入高位

4511引脚图

输入低位

CC4511 BCD 码七段译码器,驱动共阴数码管BS311201集成片。当译码器输入码超过“1001”时，译码器的输出为全为0，数码管熄灭。七段数码管显示笔段

CRDCBAETEPCo74LS161LDCPQDQCQBQA输出高位74LS161逻辑符号输入输出端说明CR：异步清零端，低电平有效；LD：同步置数端，低电平有效；ET、EP：使能端，高电平有效；CP：计数器时钟；D、C、B、A：数据输入端；QD、QC、QB、QA：数据输出端；Co：进位端。

低电平有效74LS161功能表

输××××入××××d c b a 输出CR LD ET EP CPD C B A01QD QC QB QA0 0 0 0 d c b a低电平上升沿有效

0××11111 1 0 ××1 1 ×0 ×××××××××××××加计数保持保持74LS161是一个可预置的4位二进制同步加法计数器，它的计数长度是16。

脉冲信号

计数器译码器显示器

计数、译码、显示电路框图

进制=计数长度=脉冲的个数

用带清“0”输入端的中规模N进制计数器，实现带显示的M进制计数，计数长度M(M≤N),新的计数器有效状态是S0～SM-1。74LS161计数器是16进制的4位二进制加法器。要实现带显示的60进制(显示计数状态是0～59),即个位、十位均要实现＜N=16的计数，方法如下：清“0”和预置“0”

?同步置“0”(用LD置“0”，与CP上升沿有关),计数值M-1?异步清“0”(用CR清“0”，与CP无关),计数值M，此时SM 为过渡过程。实验时，如出现竞争冒险现象，可在计数器其中一个输出端加入两个“非”门，以解决芯片延迟效应。举例:计数器用同步置“0”法实现九进制

计数值M-1=9-1=8(QDQCQBQA=1000)，即从QD端红线引出。当计数至8(QD=“1”)时，经“与非”门输出“0”到LD端,在下一个脉冲(第9个脉冲)的上升沿到达时将输出置入0000状态。有效状态是S0～S8。S0“1”“1”ETCR“1”&QDQCQBQA状态转换图为：000000011000001001110011011001000101EPCPD74LS161CCoLDAB“0”

S8举例:计数器用异步清“0”法实现九进制计数值M=9(QDQCQBQA=1001)，即从QDQA端红线引出。当第9个脉冲的上升沿到达时，QDQCQBQA=1001，QDQA经“与非”门输出“0”到CR端，立即使输出返回0000状态(1001状态仅瞬间出现)。有效状态是S0～S8。

其状态转换图为：000000011000001000110110&“1”ETCRQDQCQBQAEPCPD74LS161CCoLDA01000101B“1”10010111S9异步清零

CPQDQCQB QA字型“0”BIa b c d e f gCC4511D“1”LTLECBA&“1”ETCRQDQCQBQAEPCPD74LS161CCoLDA“1”B012345678000000001000011110001100110010101010九进制异步清“0”完整电路图

九进制时序图CP=1kHzCP11000

20100

31140010

51010

60110

71180001

00000

1120100

QA0QB0000

QC0

00

10

QD0

十位实验箱内部已连接好BI个位“0”“1”a b c d e f gCC4511D“0”“1”BIa b c d e f gCC4511DLTLECBALTLECBA&“1”ETCR&&“1”ETCRQDQCQBQAQDQCQBQAEPCPD74LS161CCoLDEPCPD74LS161CCoLDABA“1”B“1”异步清“0”实现六十进制实验电路图

五、实验步骤

1.用万用表挡、电阻2K挡或将导线连接+5V电源与输出发光二极管等方法检查导线导通情况，当万用表发出蜂鸣声、阻值示数约为0或发光二极管亮时，均表示导线导通。

2.根据给定芯片的管脚图，将个位、十位各连接成十进制电路图,(注意:计数器的QD～QA输出端的高位QD接入译码器的输入端高位D),同时QD～QA输出端接入发光二极管，CP接入脉冲源的4Hz，观察显示器的字型变化过程，判断芯片好坏。(如发光二极管亮灯情况正确，显示器字型不正确，则判断计数器是好的，而译码器接线故障，或译码显示器芯片故障。)

CP=4HzCP=4Hz表6-6-1个位状态字型表CPQDQCQB QA字型0123456789表6-6-2十位状态字型表CPQDQCQB QA字型0123456789

3. 将个位、十位按所设计的六十进制电路接线，CP接入脉冲源的4Hz，观察显示器的字型变化过程(0～59)，分别记录在表格中。字型正确后将CP脉冲源改为1kHz，示波器两两观察CP、个位QD～QA的波形。(要求CP脉冲个数不少于计数长度)。

六、实验报告要求

1.用两个不同方案画出六十进制实验电路，并写出设计过程和操作步骤。

2.分别完成个位、十位QD～QA和字型的正确变化过程表格6-6-1、6-6-2测试(CP接4Hz脉冲)。

3. 记录输入CP与个位QA～QD的波形(CP接1kHz脉冲)。

4.根据测试数据，得出结论。完成思考题。

七、注意事项

注意一定要先查导线，再开始接线。

每个芯片都需接入一对电源，按+5V和地接入。为防止遗漏，可把它定为接线的第一步。注意源不要接反，否则会烧坏芯片。

注意箱内译码器与共阴极数码管间内部已连接，但须将第一个数码管左边的两个5V虚线间进行连接，以提供给它们电源。

不可在接通电源的情况下插入或拔出芯片。

同时测量输入CP与输出QA波形时，示波器的触发系统的“信源选择”与输入CP通道保持一致。CH1、CH2的零电位基线分开。CH1、CH2的探棒衰减开关均置×10，垂直系统的CH1、CH2的探头均置×10，电压比例“SCALE”旋钮统一置2V/每格，“耦合”置“直流”。

注意显示器中D是高位，A是低位。用仿真分析软件仿真时，可选择译码器与显示器已联好的四个引出脚的显示器，注意左边D是高位，右边A是低位。仿真软件的计数器时下降沿触发。

本文来源：https://www.bwwdw.com/article/xkn6.html