微机原理期末考试复习试题

本科生期末试卷一

一．选择题（每小题1分，共10分）

1．目前大多数集成电路生产中，所采用的基本材料为______。

A.单晶硅 B.非晶硅 C.锑化钼 D.硫化镉

2. 用16位字长（其中一位符号位）表示定点小数时，所能表示的数值范围是______。

-（16+1）-16

A.0≤│N│≤1-2 B.0≤│N│≤1-2

-（16-1）

C.0≤│N│≤1-2 D.0≤│N│≤1

3. 运算器虽有许多部件组成，但核心部件是______。

A.数据总线 B.算术逻辑运算单元 C.多路开关 D.累加寄存器

4. 某计算机字长32位，其存储容量为4MB，若按字编址，它的寻址范围是______。

A.0--1M B.0--4MB C.0--4M D.0--1MB 5. 常用的虚拟存贮系统由______两级存贮器组成，其中辅存是大容量的磁表面存贮器。

A.主存-辅存 B.快存-主存 C.快存-辅存 D.通用寄存器-主存

6. 单地址指令中为了完成两个数的算术运算，除地址码指明的一个操作数以外，另一

个数常需采用______。

A.堆栈寻址方式 B.立即寻址方式 C.隐含寻址方式 D.间接寻址方式 7. 为确定下一条微指令的地址，通常采用断定方式，其基本思想是______。

A.用程序计数器PC来产生后继微指令地址 B.用微程序计数器μPC来产生后继微指令地址

C.通过微指令顺序控制字段由设计者指定或由设计者指定的判别字段控制产生后继微指令地址

D.通过指令中指定一个专门字段来控制产生后继微指令地址 8. 描述PCI总线中基本概念不正确的句子是______。

A.PCI总线是一个与处理器无关的高速外围总线 B.PCI总线的基本传输机制是猝发式传送 C.PCI设备一定是主设备

D.系统中只允许有一条PCI总线

9. 为了使设备相对独立，磁盘控制器的功能全部转移到设备中，主机与设备间采用

______接口。

A.SCSI B.专用 C.ESDI D.RISC

10．I/O标准接口SCSI中，一块主适配器可以连接______台具有SCSI接口的设备。

A.6 B.7 C.8 D.10

二．填空题（每小题3分，共24分）

1．IEEE754标准，一个浮点数由A______、阶码E、尾数M三个域组成。其中阶码E的

值等于指数的B______加上一个固定C______。

2． 相联存储器不按地址而是按A______访问的存储器，在cache中用来存放B______，

在虚拟存储器中用来存放C______。

3． 指令操作码字段表征指令的A______，而地址码字段指示B______。微小型机中多

采用C______混合方式的指令格式。

4． CPU从A______取出一条指令并执行这条指令的时间和称为B______。由于各种指令

的操作功能不同，各种指令的时间和是不同的，但在流水线CPU中要力求做到

C______。

5． 微型计算机的标准总线从16位的A______总线发展到32位的B______总线，又进

一步发展到64位的C______总线。

6． 显示适配器作为CRT和CPU的接口由A______存储器、B______控制器、C______三

部分组成。

7． 根据地址格式不同，虚拟存贮器分为A______、B______和C______三种。

8．CPU从主存取出一条指令并执行该指令的时间叫做A______，它常用若干个B______

来表示，而后者又包含有若干个C______。

三．（11分）图B11.1为某ALU部件的内部逻辑图，图中S、S为功能选择控制端，Cin

0

1

为最低位的进位输入端，A（A1-A4）和B（B1-B4）是参与运算的两个数，F（F1-F4）

为输出结果，试分析在S0，S1，Cin各种组合条件下输出F和输入A，B，Cin的算术关系。

图B11.1

四．（11分）

设有两个浮点数x=2

Ex

×Sx，y=2

Ey

×Sy，

Ex=(-10)2,Sx=(+0.1001)2,Ey=(+10)2,Sy=(+0.1011)2。若尾数4位，数符1位，阶码2位，阶符1位，求x+y=？并写出运算步骤及结果。

五．（11分）机字长32位，常规设计的存储空间≤32M，若将存储空间扩展到256M， 请

提出一种可能方案。

六．（11分）今有4级流水线分别完成取值、指令译码并取数、运算、送结果四步操作，

今假设完成各步操作的时间依次为100ns,100ns,80ns,50ns。 请问：（1）流水线的操作周期应设计为多少？

（2）若相邻两条指令发生数据相关，而且在硬件上不采取措施，那么第二条指

令要推迟多少时间进行。

（3）如果在硬件设计上加以改进，至少需推迟多少时间？

七．（11分）画出PCI总线结构框图，说明HOST总线、PCI总线、LAGACY总线的功能。

八．（11分）若设备的优先级依次为CD-ROM、扫描仪、硬盘、磁带机、打印机，请用标

准接口SCSI进行配置，画出配置图。

本科生期末试卷二

一. 选择题（每小题1分，共 10分）

1． 没有外存贮器的计算机监控程序可以存放在______。

A RAM B ROM C RAM 和 ROM D CPU

2．如果浮点数用补码表示，则判断下列哪一项的运算结果是规格化数______。 A 1.11000 B 0.01110 C 1.00010 D0.01010

3． 在定点二进制运算其中，减法运算一般通过______来实现

A 原码运算的二进制减法器 B 补码运算的二进制减法器 C 补码运算的十进制加法器 D 补码运算的二进制加法器

4． 某计算机字长32位，其存储容量为 4 MB，若按半字编址，它的寻址范围是______。

A 0——4MB B 0——2MB C 0——2M D 0——1MB

5． 在虚拟存贮器中，当程序正在执行时，由______完成地址映射。

A 程序员 B 编译器 C 装入程序 D 操作系统 6． 指令系统中采用不同寻址方式的目的主要是______。

A 实现存贮程序和程序控制 B 缩短指令长度，扩大寻址空间，提高编程灵活性 C 可以直接访问外存 D 提供扩展操作码的可能并降低指令译码难度 7． 同步控制是______。

A只适用于CPU控制的方式 B 只适用于外围设备控制的方式 C 由统一时序信号控制的方式 D 所有指令执行时间都相同的方式 8． 以下描述中基本概念不正确的句子是______。

A PCI 总线不是层次总线

B PCI 总线采用异步时序协议和分布仲裁策略 C FUTURE BUS+ 总线能支持64位地址

D FUTURE BUS+ 总线适合于高成本的较大规模计算机系统 9． 用于笔记本电脑的外存储器是______。

A 软磁盘 B 硬磁盘 C 固态盘 D 光盘 10． 周期挪用方式常用于______方式的输入/输出中 。

A DMA B 中断 C 程序传送 D 通道

二 填空题（每小题 3分，共24分）

1 2000年，超级计算机最高运算速度达到A______次。我国的B______号计算机的运算

速度达到C______次，使我国成为美国日本之后第三个拥有高速计算机的国家。 2 为运算器构造的A______运算方法中通常采用B______加减法C______乘除法或补码乘除法。

3 闪速存储器能提供高性能、低功耗、高可靠性以及A______能力，为现有的B______体系结构带来巨大变化，因此作为C______用于便携式电脑中。

4 形成指令地址的方式，称为A______，有B______寻址和C______寻址两种。

5 当今的 CPU芯片除了包括定点运算器和控制器外，还包括A______、B______运算器和C______管理等部件。

6 当代流行的标准总线内部结构包括：A______总线，B______总线，C______总线和共用总线。

7 每一种外设都是在它自己的A______控制下进行工作，而A则通过B______和C______相连，并受C控制。

8 在计算机系统中，CPU对外围设备的管理处程序查询方式、程序中断方式外，还有A______方式，B______方式，和C______方式。

三、（11分） 证明 -[Y]

补

= +[-Y]补

10

四、（11分） 设 A = anan-1?aa

是已知的（n+1=5）位的二进制原码，其中最高字位

为符号位，画出原码转换为补码的电路图。

五、(11分) 用定量分析方法证明交叉存储器带宽大于顺序存储器带宽。

六、（11分）参见图B12.1的数据通路，画出数据指令“STA,R,(R)”的指令周期流程

1

2

图，器含义是将寄存器R1的内容传送至（R2）位地址的贮存单元中。标出各

微操作信号序列。

图B12。1

s的间隔向控制器发

七、（11分）磁盘、磁带、打印机三个设备同时工作，磁盘以30μ

DMA请求，磁带以45μs的间隔发DMA请求，打印机以150μs间隔发

DMA请求。假定DMA控制器每完成一次DMA传送所需时间为5μS，画出裸露DMA控制器工作时空图。

八、（11分）有一台磁盘机，器平均寻道时间为了30ms,平均旋转等待时间为120ms，

数据传输速率为500B/ms，磁盘机上存放着1000件每件3000B的数据。现欲把一件数据取走，更新后在放回原地，假设一次取出或写入所需时间为：平均寻道时间+平均等待时间+数据传送时间。另外，使用CPU更新信息所需时间为4ms,,并且更新时间同输入输出操作不相重叠。试问：

（1） 磁盘上全部数据需要多少时间？

（2） 若磁盘及旋转速度和数据传输率都提高一倍，更新全部数据需要多少间？

本科生期末试卷三

一、 选择题（每小题1分，共10分）

1． MOS和PMOS场效应管的导电类型分别为______。

A.电子和电子 B.电子和空穴 C.空穴和电子 D.空穴和空穴 2． 假定下列字符码中有奇偶校验位，但没有数据错误，采用偶校验的字符码是______。

A.11001011 B.11010110 C.11000001 D.1100100 3． 运算器的主要功能是进行______。

A.逻辑运算 B.算术运算 C.逻辑运算与算术运算 D.初等函数的运算 4． 某计算机字长16位，它的存贮容量是64K，若按字编址，那么它的寻址范围是

______。

A.0~64K B.0~32K C.0~64KB D.0~32KB 5． 主存贮器和CPU之间增加cache的目的是______。

A.解决CPU和主存之间的速度匹配问题 B.扩大主存贮器的容量 C.扩大CPU中通用寄存器的数量 D.既扩大主存的容量，又扩大CPU通

用寄存器的数量

6． 用于对某个寄存器中操作数的寻址方式称为______寻址。

A.直接 B.间接 C.寄存器直接 D.寄存器间接 7． 异步控制常用于______作为其主要控制方式。

A.在单总线结构计算机中访问主存与外围设备时 B.微型机的CPU控制中 C.组合逻辑控制的CPU中 D.微程序控制器中

8． 系统总线中地址线的功能是______。

A.选择主存单元地址 B.选择进行信息传输的设备

C.选择外存地址 D.指定主存和I/O设备接口电路的地址 9． 在微型机系统中，外围设备通过______与主板的系统总线相连接。

A.适配器 B.设备控制器 C.计数器 D.寄存器 10． 发生中断请求的条件是______。

A.一条指令执行结束 B.一次I/O操作结束 C.机器内部发生故障 D.一次DMA操作结束

二、 填空题（每小题3分，共24分）

1．微程序控制器主要由A______，B______和C______三大部分组成。

2．移码表示法主要用于表示A______数的阶码E，以利于比较两个B______数的大 小和C______操作。

3．存储器的技术指标有A______、B______和C______存储器带宽。

4．寻址方式根据操作数的A______位置不同，多使用B______型和C______型。 5．当今的CPU芯片，除了包括定点运算器和控制器外，还包括A______，B______ 运算器和C______管理等部件。

6． PCI总线采用A______协议和B______仲裁策略，具有C______能力。

7． 不同的CRT显示标准所支持的最大A______和B______数目是C______的。

8．中断处理过程可以A______进行。B______的设备可以中断C______的中断服务程

序。

三． （11分）已知X=2010×0.11011011，Y=2100×（-0.10101100），求X+Y。 四． （11分）某加法器进位链小组信号为C4C3C2C1，低位来的进位信号为C0，请

分别按下述两种方式写出C4C3C2C1的逻辑表达式。

（1）串行进位方式 （2）并行进位方式

五． （11分）指令格式结构如下所示，试分析指令格式及寻址方式特点。

15 10 9 5 4 0 OP 目标寄存器 源寄存器 六． （11分）假设某计算机的运算器框图如图B13.1所示，其中ALU为16位的加

法器（高电平工作），SA 、SB为16位锁存器，4个通用寄存器由D触发器组成，O端输出，其读写控制如下表所示：

读控制

R0 1 1 1 1 0 RA0 0 0 1 1 x RA1 0 1 0 1 x 选择 R0 R1 R2 R3 不读出 写控制 W 1 1 1 1 0 WA0 0 0 1 1 x WA1 0 1 0 1 x 选择 R0 R1 R2 R3 不写入 要求：（1）设计微指令格式。

（2）画出ADD，SUB两条微指令程序流程图（不编码）。

七． （11分）CPU响应中断应具备哪些条件？画出中断处理过程流程图。

八． （11

分）CPU执行一段程序时，cache完成存取的次数为5000次，主存完

成存取的次数为200次。已知cache存取周期为40ns，主存存取周期为160ns。求：

1．ache 命中率H，

2．Cache/主存系统的访问效率e， 3．平均访问时间Ta。

本科生期末试卷四

一、 选择题（每小题1分，共10分）

1． 某寄存器中的值有时是地址，因此只有计算机的______才能识别它。

A.译码器 B.判别程序 C.指令 D.时序信号 2． 若[X]补=11010011，则X的十进制数真值是______。

A.71 B.48 C.65 D.63

3． 按其数据流的传送过程和控制节拍来看，陈列乘法器可认为是______。

A.全串行运算的乘法器 B.全并行运算的乘法器 C.串-并行运算的乘法器 D.并-串行运算的乘法器 4． 存贮单元是指______。

A.存放一个二进制信息位的存贮元 B.存放一个机器字的所有存贮元集合 C.存放一个字节的所有存贮元集合 D.存放两个字节的所有存贮元集合 5． 相联存贮器是按______进行寻址的存贮器。

A.地址指定方式 B.堆栈存取方式 C.内容指定方式 D.地址指定与堆栈 6． 寄存器间接寻址方式中，操作数处在______。

A.通用寄存器 B.主存单元 C.程序计数器 D.堆栈 7． 下面描述的RISC机器基本概念中不正确的句子是______。

A.RISC机器不一定是流水CPU B.RISC机器一定是流水CPU C.RISC机器有复杂的指令系统 D.CPU配置很少的通用寄存器 8． 描述当代流行总线结构中基本概念不正确的句子是______。

A.当代流行总线的结构不是标准总线

B.当代总线结构中，CPU和它私有的cache一起作为一个模块与总线相连 C.系统中只允许有一个这样的CPU模块

9． CRT的分辨率为1024×1024像素，像素的颜色数为256，则刷新存储器的容量是

______。

A.512KB B.1MB C.256KB D.2MB

10． 一台计算机对n个数据源进行分时采集，送入主存，然后分时处理。采集数据时，

最好的方案是使用______。

A.堆栈缓冲区 B.一个指针的缓冲区

C.两个指针的单缓冲区 D.几个指针的几个缓冲区

二、 填空题（每小题3分，共24分）

1． 计算机系统中的存储器分为A______和B______。在CPU执行程序时，必须将指

令存放在C______中。

2． 为了实现运算器的A______，采用了B______进位、C______乘除法等并行技术。 3． 闪速存储器能提供高性能、低功耗、高可靠性以及A______能力，为现有的B_____

_体系结构带来巨大变化，因此作为C______用于便携式电脑中。

4． 栈是一种特殊的A______寻址方式，它采用B______原理。按结构不同分为C_____

_堆栈和存储器堆栈。

5． 硬联线控制器的设计方法是：先设计A______流程图，再利用B______写出综合

逻辑表达式，然后用C______等器件实现。

6． 单处理器系统中的总线可以分为三类，CPU内部连接各寄存器及运算部件之间的总

线称为A______；中、低速I/O设备之间相互连接的总线称为B______；同一台计算机系统内的高速功能部件之间相互连接的总线称为C______。

7． CPU中，保存当前正在执行的指令的寄存器为A______，保存当前正在执行的指令

的地址的寄存器为B______，保存CPU访存地址的寄存器为C______。 8． DMA技术的出现，使得A______可以通过B______直接访问C______。

三、（11分） 设有两个浮点数N=2

1

j1

×S1，N2=2×S2，其中阶码2位，阶符1位，尾数

j2

4位，数符1位。设

j1=(-10)2 S1=(+0.1001)2 j2=(+10)2 S2=(+0.1011)2

求N1×N2，写出运算步骤及结果，积的尾数占4位，要规格化结果，根据原码阵列 乘法器的计算步骤求尾数之积。

四、（11分） CPU执行一段程序时，cache完成存取的次数为3800次，主存完成存取的

次数为200次，已知cache存取周期为50ns，主存为250ns，求cache / 主存系统的

效率和平均访问时间。

五、（11分） 指令格式结构如下，试分析指令格式及寻址方式特点。

15 10 7 4 3 0 OP － 源寄存器 变址寄存器 位移量（16位） 六、（11分）已知MOV，ADD，COM，ADT四条指令微程序流图B14.1，已知P（1）

图B14。1 的条件是指令寄存器OP字段，即IR0，IR1，P（2）的条件码是进位寄存器CJ，请设计画出微程序控制器地址转移逻辑图。

七、（11分） 某机器的中断系统采用一级链路排队，优先级别由设备距CPU的物理位置

决定（远低近高），如图B14.2所示，DVC0是扫描仪，DVC1是打印机??如在某一时刻，

扫描仪和打印机均产生一个事件，试问IRQ上的请求是谁发的？为什么？这一结论总是成立吗?

图14.2

八、（11分）已知某磁盘存储器转速为2400转/分，每个记录面道数为200道，平均查

找时间为60ms，每道存储容量为96Kbit，求磁盘的存取时间与数据传播率。

本科生期末试卷五

一、 选择题（每小题1分，共10分）

1． 下列数中最大的数为______。

A.（10010101）2 B.（227）8 C.（96）8 D.（143）5

2． IEEE754标准规定的32位浮点数中，符号位为1位，阶码为8位，则它所能表示

的最大规格化正数为______。

A．+（2 – 223）×2+127 B．+（1 – 223）×2+127 C．+（2 – 223）×2+255 D．2+127 + 227

3． 四片74181ALU和一片74182CLA器件相配合，具有如下进位传送功能______。

A.行波进位 B.组内先行进位，组间先行进位

C.组内先行进位，组间行波进位 D.组内行波进位，组间先行进位

4． 某计算机字长32位，其存储容量为4MB，若按字编址，它的寻址范围是______。

A.0-1M B.0-4MB C.0-4M D.0-1MB

5． 以下四种类型的半导体存储器中，以传输同样多的字为比较条件，则读出数据传

输率最高的是______。

A.DRAM B.SRAM C.闪速存储器 D.EPROM 6． 位操作类指令的功能是______。

A.对CPU内部通用寄存器或主存某一单元任一位进行状态检测（0或1） B.对CPU内部通用寄存器或主存某一单元任一位进行状态强置（0或1） C.对CPU内部通用寄存器或主存某一单元任一位进行状态检测或强置 D.进行移位操作

7． 操作控制器的功能是______。

A.产生时序信号 B.从主存取出一条指令 C.完成指令操作的译码

D.从主存取出指令，完成指令操作码译码，并产生有关的操作控制信号，以解释执行该指令

8． 采用串行接口进行七位ASCⅡ码传送，带有一位奇偶校验位为1位起始位和1位

停止位，当波特率为9600波特时，字符传送速率为______。 A.960 B.873 C.1371 D.480

9． 3.5英寸软盘记录方式采用____________。

A.单石双密度 B.双石双密度 C.双面高密度 D.双石单密度 10．通道对CPU的请求形式是______。

A.自陷 B.中断 C.通道命令 D.跳转指令

二、 填空题（每小题3分，共24分）

1． {（26）16∨（63）16}⊕（135）8的值是A______。

2． Cache是一种A______存储器，是为了解决CPU和主存之间B______不匹配而采

用的一项重要的硬件技术。现发展为C______体系。

3． 一个较完善的指令系统应包含A______类指令，B______类指令，C______类指令，

程序控制类指令，I/O类指令，字符串类指令，系统控制类指令。 4． 并行处理技术已经成为计算机发展的主流。它可贯穿于信息加工的各个步骤和阶段

概括起来，主要有三种形式：A______并行；B______并行；C______并行。 5． 为了解决多个A______同时竞争总线，B______必须具有C______部件。

6． 磁表面存储器主要技术指标有：A______，B______，C______和数据传输速率。 7． DMA控制器按其A______结构，分为B______型和C______型两种。 8． 主存与cache的地址映射有A______，B______，C______三种方式。

三、（11分）设[X]

补

=01111，[Y]补=11101，用带求补器的补码阵列乘法器求出乘积

X·Y=？并用十进制数乘法验证。

四、（11分）指令格式如下所示。OP为操作码字段，试分析指令格式特点。

31 26 22 18 17 16 15 0 OP —— 源寄存器 变址寄存器 偏移量

五、（11分）如图B15.1（A）是某SRAM的写入时序图，其中R/W是读写命令控制线，

当R/W线为低电平时，存贮器按给定地址把数据线上的数据写入存贮器。请指出图中

写入时序的错误，并画出正确的写入时序图。 图B15.1

六、（11分）如图B15.2是从实时角度观察到的中断嵌套。试问，这个中断系统可以实行

几重？并分析图中的中断过程。

图B15.2

七、（11分）证明：一个m段流水线处理器和具有m个并行部件的处理器一样具有同等

水平的吞吐能力。

八、（11分）软盘驱动器使用双面双密度软盘，每面有80道，每道15扇区，每个扇区存

储512B。已知磁盘转速为360转/分，假设找道时间为10-40ms，今写入38040B，平均需要多少时间？最长时间是多少？

试卷一~~~五 解析与答案

本科生期末试卷一答案

一． 选择题

1．A 2．B 3．B 4．A 5．A 6．C 7．C 8．C、D 9．A 10．B

二．填空题

1．A．符号位S B．真值e C． 偏移值

2．A．内容 B．行地址表 C．段表、页表和快表

3．A．操作特性与功能 B．操作数的地址 C．二地址、单地址、零地址 4．A．存储器 B． 指令周期 C．一致 5．A．ISA B．EISA C．PCI

6．A．刷新 B．显示 C．ROM BIOS

7．A．页式 B．段式 C．段页式

8．A．指令周期 B．机器周期 C．时钟周期

三．解：图中所给的ALU只能进行算术运算，S0、S1用于控制B数送（B1-B4）原码或反

码，加法器输入与输出的逻辑关系可写为：Fi=Ai+（S0 Bi+Si Bi）+Cin i = 1，2，3，4由此，在S0，Si，Cin的各种组合条件下，输入A,B，Cin与输出F的算术关系列于下表：

输入 S0 S1 Cin 输出 F 0 0 0 A（传送） 0 0 1 A加0001 0 1 0 A 加 B

0 1 1 A减B（A加B 加0001） 1 0 0 A加B

1 0 1 A加B加0001 1 1 0 A加1111

1 1 1 A加1111加0001

四.解：因为X+Y=2Ex×（Sx+Sy） （Ex=Ey），所以求X+Y要经过对阶、尾数求和及规格

化等步骤。 （1） 对阶： △J=Ex－EY=（-10）（+10）（-100）则Sx右移4位，Ex+(100)2=(10)2=EY。2－2=2 所以Ex

（）

SX右移四位后SX=0.00001001，经过舍入后SX=0001，经过对阶、舍入后，X=2102×（0.0001）2

（2） 尾数求和： SX+SY

0． 0001（SX）

+ 0. 1011（SY） SX+SY=0. 1100 结果为规格化数。所以：

X+Y=2（10）2×（SX+SY）=2（10）2（0.1100）2=（11.00）2

五．

用多体交叉存取方案，即将主存分成8个相互独立、容量相同的模块M0，M1，

M2…，M7，每个模块32M×32位。它们各自具备一套地址寄存器、数据缓冲器，各自以等同的方式与CPU传递信息，其组成如图

图B11.2

六．解(1)流水线的操作时钟周期 t按四步操作中最长时间来考虑,所以t=100ns.

(2)两条指令发生数据相关冲突情况: ADD R1,R2,R3 ; R2+R3->R1 SUB R4,R1,R5 ; R1-R5->R4

两条指令在流水线中执行情况如下表所示: 时钟 1 指令 ADD SUB IF 2 ID IF 3 EX ID 4 WB EX 5 6 WB 7

ADD指令在时钟4时将结果写入寄存器堆(R1),但SUB指令在时钟3时读寄存器堆(R1).本来ADD指令应先写入R1,SUB指令后读R1,结果变成SUB指令先读R1,ADD指令后写R1,因而发生两条指令间数据相关.如果硬件上不采取措施,第2条指令SUB至少应推迟2个操作时钟周期(2×100ns).

(3)如果硬件上加以改进(采取旁路技术),可推迟1个操作时钟周期(100ns).

七． 解：PCI总线结构框图如下所示：

图B11.3

PCI总线有三种桥，即HOST / PCI桥（简称HOST桥），PCI / PCI桥，PCI / LAGACY桥。在PCI总线体系结构中，桥起着重要作用： （1） 它连接两条总线，使总线间相互通信。

（2） 桥是一个总线转换部件，可以把一条总线的地址空间映射到另一条总线的地址空间

上，从而使系统中任意一个总线主设备都能看到同样的一份地址表。

（3） 利用桥可以实现总线间的卒发式传送。

八、解：

图B11。4 图B11.4

本科生期末试卷二答案

一．选择题。

1．B 2．C 3．D 4．C 5．D 6．B 7．C 8．A 9．C 10．A

二．填空题。

1． A．10000亿 B．神威 C．3840亿 ； 2． A．简单性 B．补码 C．原码 ；

3． A．瞬时启动 B．存储器 C．固态盘 ； 4． A．指令寻址 B．顺序 C．跳跃 ； 5． A．Cache B． 浮点 C．存储 ；

6． A．数据传送 B．仲裁 C．中断和同步 ； 7． A．设备控制器 B．适配器 C．主机 ； 8． A．DMA B．通道 C．外围处理机 ；

三、 证明：因为 [x – y]补 = [x ]补 + [-y ]补 所以 [-y ]补 = [x - y ]补 - [x ]补 又因为 [ y ]补 + [x ]补 = [ x + y ]补 (1)

所以 [ y ]补 = [ x + y ]补 - [x ]补 (2)

(1) + (2) : [ y ]补 + [ -y ]补 = [x – y ]补 + [ x + y ]补 - [x ]补 - [x ]补

= [ x ]补- [ y ]补 + [ x ]补 + [ y ]补- [ x ]补 - [x ]补 = 0 所以：-[ y ]补 = [ -y ]补

四．逻辑图如图B12.2：

图B12.2

五．解：假设（1）存储器模块字长等于数据总线宽度

（2）模块存取一个字的存储周期等于T. （3）总线传送周期为τ

（4）交叉存储器的交叉模块数为m.

交叉存储器为了实现流水线方式存储，即每通过τ时间延迟后启动下一模快，应满足 T = mτ, (1)

交叉存储器要求其模快数>=m,以保证启动某模快后经过mτ时间后再次启动该模快时，它的上次存取操作已经完成。这样连续读取m个字所需要时间为

t1 = T + (m – 1)τ = mг + mτ –τ = (2m – 1) τ (2) 故交叉存储器带宽为W1 = 1/t1 = 1/(2m-1)τ (3) 而顺序方式存储器连续读取m个字所需时间为

2

t2 = mT = m×τ (4)

2

存储器带宽为W2 = 1/t2 = 1/m×τ (5) 比较(3)和(2)式可知，交叉存储器带宽> 顺序存储器带宽

六．

→ AR PCO ，G ，ARi PC

M → DR R / W = 1 (读)

取指 → IR DRO ，G ，IRi DR

译码

R2O ，G ，ARi R2→AR 执 行

R 1 →DR R , G , DR 指 1Oi

令 → M R / W = 0 (写) DR

图B12.3

七．解：根据传输速率，磁盘优先权最高，磁带次之，打印机最低。如下图：

图12.4

八． 解：（1）磁盘上总数据量 = 1000×3000B = 3000000B

读出全部数据所需时间为 3000000B ÷ 500B / ms = 6000ms 重新写入全部数据所需时间 = 6000ms

所以，更新磁盘上全部数据所需的时间为 ：

2×（平均找道时间 + 平均等待时间 + 数据传送时间 ）+ CPU更新时间

= 2（30 + 120 + 6000）ms + 4ms = 12304ms

(2)磁盘机旋转速度提高一倍后，平均等待时间为60ms， 数据传输率提高一倍后，数据传送时间变为： 3000000B ÷ 1000B / ms = 3000ms 更新全部数据所需时间为：

2 ×（30 + 60 + 3000）ms + 4ms = 6184ms

本科生期末试卷三答案

一、 选择题

1．B 2．D 3．C 4．B 5．A 6．C 7．A 8．D 9．A 10．B C D

二、 填空题

1．A．控制存储器 B．微指令寄存器 C．地址转移逻辑 2．A．浮点 B．指 C．对阶

3．A．存储容量 B．存取时间 C．存储周期 4．A．物理 B．RR C．RS

5．A．Cache B．浮点 C．存储管理

6．A．同步定时 B．集中式 C．自动配置 7．A．分辨率 B．颜色 C．不同

8．A．嵌套 B．优先级高 C． 优先级低

三、解：为了便于直观理解，假设两数均以补码表示，阶码采用双符号位，尾数采用单符

号位，则它们的浮点表示分别为：

[ X ]浮 = 00010 ， 0.11011011 [ Y ]浮 = 00100 ， 1.01010000 （1） 求阶差并对阶：

ΔE = Ex – Ey = [ Ex]补 + [ - Ey]补 = 00010 + 11100 = 11110 即ΔE为 –2，x的阶码小，应使Mx 右移2位，Ex加2， [ X ]浮 = 00010 ， 0.11011011 （11）

其中（11）表示Mx 右移2位后移出的最低两位数。 （2） 尾数和

0. 0 0 1 1 0 1 1 0 （11） 1. 0 1 0 1 0 1 0 0

2. 1 0 0 0 1 0 1 0 （11）

（3） 规格化处理

尾数运算结果的符号位与最高数值位为同值，应执行左规处理，结果为1.00010101 （10），阶码为00 011 。 （4） 舍入处理

采用0舍1入法处理，则有

1. 0 0 0 1 0 1 0 1

+ 1

1. 0 0 0 1 0 1 1 0

（5） 判溢出

阶码符号位为00 ，不溢出，故得最终结果为

011

x + y = 2× (-0.11101010)

四、答：（1）串行进位方式：

C1=G1+P1C0 其中：G1=A1B1，P1=A1⊕B1

C2=G2+P2C1 G2=A2B2，P2=A2⊕B2 C3=G3+P3C2 G3=A3B3，P3=A3⊕B3 C4=G4+P4C3 G4=A4B4，P4=A4⊕B4

（2）并行进位方式：

C1=G1+P1C0

C2=G2+P2G1+P2P1C0

C3=G3+P3G2+P3P2G1+P3P2P1C0

C4=G4+P4G3+P4P3G2+P4P3P2G1+P4P3P2P1C0

其中 G1-G4，P1-P4表达式与串行进位方式相同。

五、解：指令格式及寻址方式特点如下：

（1） 二地址指令。 （2） 操作码OP可指定26=64条指令。

（3） 源和目标都是通用寄存器（可分别指定32个寄存器），所以是RR型指令，两个操作

数均在寄存器中 （4） 这种指令格式常用于算术逻辑类指令。

六．解：

各字段意义如下：F1—读RO—R3的选择控制。 F2—写RO—R3的选择控制。 F3—打入SA的控制信号。 F4—打入SB的控制信号。

F5—打开非反向三态门的控制信号。LDALU。

F6—打开反向三态门的控制信号。LDALU ，并使加法器最低位加1 F7－清锁存器SB位零的RESET信号。

F8－ 一段微程序结束，转入取机器指令的控制信号。 R— 寄存器读命令 W—寄存器写命令 (2)答案如图B13.2

图B13.2

七．解：条件：

（1）在CPU内部设备的中断允许触发器必须是开放的。

（2）外设有中断请求时，中断请求触发器必须处于“1”状态，保持中断请求信号。 （3）外设（接口）中断允许触发器必须为“1”，这样才能把外设中断请求送至CPU。

（4）当上述三个条件具备时，CPU在现行指令结束的最后一个状态周期响应中断。

流程图如下：

图B13.3

八、解：① 命中率 H = Nc/（Nc+Nm） = 5000/（5000+2000）=5000/5200=0.96 ② 主存慢于cache的倍率 R = Tm/Tc=160ns/40ns=4

访问效率：

ｅ＝ １／［ｒ＋（１－ｒ）Ｈ］＝１／［４+（１－４）×０.９６］ ＝８９.３℅

③ 平均访问时间 Ｔａ＝Ｔｃ／ｅ＝４０／０.８９３＝４５nｓ

本科生期末试卷四答案

一、选择题

1．C 2．C 3．B 4．B 5．C 6．B 7．A C D 8．A C 9．B 10．D

二、填空题

1．A．内存 B．外存 C．内存 2．A．高速性 B．先行 C． 阵列

3．A．瞬间启动 B．存储器 C．固态盘

4．A．数据 B．先进后出 C．寄存器

5．A．指令周期 B．布尔代数 C．门电路和触发器 6．A．内部总线 B．I/O总线 C．系统总线

7．A．指令寄存器IR B．程序计数器PC C．内存地址寄存器AR 8．A．外围设备 B．DMA控制器 C．内存

三． 解：

（1） 浮点乘法规则：

N1×N2=(2j1×S1)×(2j2×S2)=2(j1+j2)×(S1×S2) （2） 阶码求和：j1+j2=0

（3） 尾数相乘：符号位单独处理，积的符号位=0⊕0=0 0.1001 ×0.1011 1001 1001 0000 1001

0. 011 00011

（4） 尾数规格化、舍入（尾数4位）

N1×N2=(+0.01100011)2=(+0.1100)2×2(-01)2

四、解 ：命中率 H = Ne / （NC + Nm） = 3800 / (3800 + 200) = 0.95

主存慢于cache的倍率 ：r = tm / tc = 250ns / 50ns = 5

访问效率 ：e = 1 / [r + (1 – r)H] = 1 / [5 + (1 – 5)×0.95] = 83.3% 平均访问时间 ：ta = tc / e = 50ns / 0.833 = 60ns

五、解：指令格式与寻址方式特点如下：

（1） 二地址指令，用于访问存储器。操作码字段可指定64种操作。 （2） RS型指令，一个操作数在通用寄存器（共16个），另一个操作数在主存中。 （3） 有效地址可通过变址寻址求得，即有效地址等于变址寄存器（共16个）内容加

上位移量。

六、解：从流程图B14.1看出，P（1）处微程序出现四个分支，对应四个微地址。为此用

OP码修改微地址寄存器的最后两个触发器即可。在P（2）处微程序出现2路分支，对应两个微地址，此时的测试条件是进位触发器Cj的状态。为此用Cj修改μA2即可。转移逻辑表达式如下：μA0=P1·T4·IR6,μA1=P1·T4·IR7,μA2=P2·T4·Cj。由此可画出微地址转移逻辑。如图B14.3所示。

图B14.3

七、解：当扫描仪和打印机同时产生一个事件时，IRQ上的请求是扫描仪发的。因为这种

链路排队的设备只有当其IEI高时，才能发出中断请求，并且该设备有中断请求时其IEO为低，因此其后的设备就不可能发出中断请求信号。但是若扫描仪接口中的屏蔽触发器被置位即被屏蔽，则IEO上的请求信号将是打印机发出的。

八、解：2400转 / 分 = 40转 / 秒

平均等待时间为：1 / 40 × 0.5 = 12.5（ms） 磁盘存取时间为：60 ms + 12.5ms = 72.5ms

数据传播率： Dr = r N , N = 96K bit , r = 40转 / 秒 Dr = r N = 40 × 96K = 3840K (bit/s)

本科生期末试卷五答案 一、选择题

1．B 2．A 3．B 4 A 5．C 6．C 7．D 8．A 9．C 10．B

二、填空题

1．A．（58）10

2．A．高速缓冲 B．速度 C．多级cache体系 3．A．数据传送 B．算术运算 C．逻辑运算 4．A．时间 B．空间 C．时间+空间 5．A．主设备 B．控制权 C．总线仲裁

6．A．存储密度 B．存储容量 C．平均存取时间 7．A．组成 B．选择型 C．多路型 8．A．全相联 B．直接 C．组相联

三、解：设最高位为符号位，输入数据为[ x ]

补

= 01111 [ y ]原 = 11101

[ y ]补 = 10011

算前求补器输出后： x = 1111 y = 1101 1 1 1 1 × 1 1 0 1 1 1 1 1

0 0 0 0 乘积符号位运算： 1 1 1 1 x0⊕y0 = 0⊕1 = 1 + 1 1 1 1

1 1 0 0 0 0 1 1

算后求补级输出为00111101，加上乘积符号位1，最后得补码乘积值为 10011101 。

利用补码与真值的换算公式，补码二进制数的真值是：

x×y = -1×2 + 1×2 + 1×2 + 1×2 + 1×2 + 1×2 = -195 十进制数乘法验证： x×y = （+15）×（-13）= -195

854320

四、 解：（1）操作码字段为6位，可指定26 = 64种操作，即64条指令。

（2）单字长（32）二地址指令。

（3）一个操作数在原寄存器（共有16个），另一个操作数在存储器中（由变址寄

存器内容 + 偏移量 决定），所以是RS型指令。

（4）这种指令结构用于访问存储器。

五．解：写入存贮器时时序信号必须同步。通常，当R/W线加负脉冲时，地址和数据线

的电平必须是稳定的。当R/W线一达到逻辑0电平时，数据立即被存贮。因此，当R/W线处于低态时，如果数据线改变了数值，那么存贮器将存贮新的数据⑤。同样，当R/W处于低态时地址线发生了变化，那么同样的数据将存贮到新的地址（②或③）。正确的写入如下

图B15.3

六、解：该中断系统可以实行5重中断，中断优先级的顺序是，优先权1最高，主程序运

行于最低优先权（优先权为6）。图B15.2中出现了4重中断。 图B15.2中中断过程如下：

主程序运行到T1时刻，响应优先权4的中断源的中断请求并进行中断服务；到T3时刻，优先权4的中断服务还未结束，但又出现了优先权3的中断源的中断请求；暂停优先权4的中断服务，而响应优先权3的中断。到T4时刻，又被优先权2的中断源所中断，直到T6时刻，返回优先权3的服务程序，到T7时刻，又被优先权1的中断源所中断，到T8时刻，优先权1的中断服务完毕，返回优先权3的服务程序，直到T10优先权3的中断服务结束，返回优先权4的服务程序，优先权4的服务程序到T11结束，最后返回主程序。图中，优先权3的服务程序被中断2次，而优先权5的中断又产生。

七、解：设P1是有总延迟时间t1的非流水线处理器，故其最大吞吐量（数据带宽）为1/t1。

又设Pm是相当于Pi的m段流水线处理器。并假定组成Pm的各段具有如下相同的结构，其中每一个处理线路Ci具有同样的延迟时间tc，每段中缓冲寄存器Ri及其有关控制逻辑的延迟时间为tr，这样Pm的每段总延迟时间为tc+tr，故Pm的最大吞吐能力为1/（tc+tr）。

如果Pm是将Pi划分成延迟近似相同的若干段而形成的，那么t1≈mti，因此Pi的最大吞吐能力接近于1/（mtc）。由此可得出结论：如果mtc>(tc+tr)满足，则Pm比Pi有更强的最大吞吐能力。

八、解：每道存储容量为：15×512B = 7680B

磁盘转速为：360转 / 分 = 6转 / 秒

访存时间为：1 / 6 ×1000ms ×1/2 = 83.3 ms 写入一道数据需用（平均）：（10 + 40）/ 2 + 83.3 = 108.3ms 写入一道数据需用（最多）：40 + 83.3 = 123.3ms 写入数据所用道数：38040 ÷ 7680 = 5（道） 平均所需时间：108.3ms×5 = 541.5ms 最长时间 ：123.3ms×5 = 616.5ms

本文来源：https://www.bwwdw.com/article/xjp3.html