数字电子技术基础期末复习试题

一、 填空题: 1、（48）10 =（ ）16 =（ ）2。

2、对于TTL与非门的闲置输入端可接 ，TTL或非门不使用的闲置输入端应接 。 3、格雷码的特点是任意两组相邻代码之间有 位不同。

4、在下列JK触发器、RS 触发器、D触发器 和T触发器四种触发器中，同时具有保持、置1、置0和翻转功能的触发器是 。

5、OC门可以实现 功能，CMOS门电路中的 门也可以实现该功能。 6、一只四输入端与非门，使其输出为0的输入变量取值组合有 种。 7、常见的组合逻辑电路有编码器 、 和 。

8、逻辑函数F?AB?AC?BD的反函数为 ，对偶函数为 。 9、一个同步时序逻辑电路可以用 、 、 三组函数表达式描述。 10、加法器的进位方式有 和 两种。 11、16选1的 数据选择器有 个地址输入端。

12、存储器的种类包括 和 。

13、在时钟脉冲CP作用下， 具有 和 功能的触发器称为T触发器，其特性方程为 。 14、三态门输出的三种状态分别为： 、 和 。 15、用4个触发器可以存储 位二进制数。

16、逻辑电路中，高电平用1表示，低电平用0表示，则成为 逻辑。 17、把JK触发器改成T触发器的方法是 。

18、组合逻辑电路是指电路的输出仅由当前的 决定。 19、5个地址输入端译码器，其译码输出信号最多应有 个。

20、输入信号的同时跳变引起输出端产生尖峰脉冲的现象叫做 。

21、一个ROM有10根地址线，8根数据输出线，ROM共有 个存储单元。 22、N个触发器组成的计数器最多可以组成 进制的计数器。 23、基本RS触发器的约束条件是 。 24、逻辑代数中3种基本运算是 、 和 。

25、逻辑代数中三个基本运算规则 、 和 。

26、如果对键盘上108个符号进行二进制编码，则至少要 位二进制数码。

27、将一个包含有32768个基本存储单元的存储电路设计16位为一个字节的ROM。该ROM有 根地址线，有 根数据输出线。 28、74LS138是3线—8线译码器，译码输出低电平有效，若输入为A2A1A0=110时，输出Y7'Y6'Y5'Y4'Y3'Y2'Y1'Y0'Y1= 。 29、两片中规模集成电路10进制计数器串联后，最大计数容量为 位。 30、在Y=AB+CD的真值表中，Y=1的状态有 个。

31、设ROM地址为A0-A7，输出为D0-D3，则ROM的容量为 。 32、在Y=A(A⊕B)的结果是 。

33、2014个1异或运算后的结果是 。

34、64选1的数据选择器，它的选择控制端有 个。

35、一片64K×8存储容量的只读存储器ROM，有 条地址线， 条数据线。 36、（22）16=（ ）10=（ ）BCD码。 37、若两个逻辑函数相等，则它们的 必然相同。

38、一个8选1的多路选择器（数据选择器），应具有 个选择输入端（地址输入端）， 个数据输入端。 39、同步D触发器（D锁存器）在CP=1时，触发器Q应跟随 状态，而在CP=0时，触发器状态 。 40、二进制译码器的输出为输入变量的全部 。

41、74LS161是四位二进制同步计数器，其置零方式为 （填同步或异步）置数方式是 。 42、数字电路按逻辑功能可分为 和 两大类。 43、T触发器特性方程为 。 44、n 位二进制计数器的计数长度为 。 45、TTL门电路能带同类门的个数称为 。

46、三态门除了有高低电平输出外，还有第三个状态即 。

47、在CP为高电平1期间，如同步触发器的输入信号发生多次变化时，其输出状态也会相应发生多次变化，这种现象称为触发器的 。

48、在施密特触发器的整形电路中，通过改变 可以调制矩形波的宽度。

二、 选择题

1、n个逻辑变量可以构成（ ）个最小项； A n B 2n C 2n D 22n 2、十进制的计数器需要（ ）个触发器。 A 2 B 3 C 4 D 5

3、8选1数据选择器应有（ ）个地址输入端。 A 2 B 3 C 6 D 8

4、下列数字电路中，不属于时序逻辑电路的是：（ ） A 全加器 B 寄存器

C 计数器 D 移位寄存器

5、与三变量函数在Z?ABC?A'B'C'等价的逻辑函数是（ ）。 A．F=∑m(0,7) B．F=∑m(2,7 ) C．F=∑m(1,7) D．F=∑m(3,7) 6、边沿触发器的最大特点是：？（ ）

A. 功耗低 B. 速度快 C. 无空翻 D. 噪声容限大

7、下列几种TTL电路中，输出端可以实现线与功能的电路是（ ） A．或非门 B．与非门 C．异或门 D．OC门

8、对于TTL数字集成电路来说，下列说法哪个是错误的。（ ）

A．电源电压极性不得接反，其额定值为5V； B．不使用的输入端接1； C．输入端可串接电阻，但电阻值不应太大； D．OC门输出端可以并接；

9、一个含有32768个存储单元的ROM，有8个数据输出端，其地址输入端有（ ）个。 A．10 B．11 C．12 D．8

10、TTL或非门多余输入端的处理是：（ ）

A．悬空 B．接高电平 C．接低电平 D．接“1”

11、有一个左移移位寄存器，当预先置入1011后，其串行输入固定接0，在4个移位脉冲CP作用下，四位数据的移位过程是（ ）。

A．1011-0110-1100-1000-0000 B．1011-0101-0010-0001-0000 C．1011-1100-1101-1110-1111 D．1011-1010-1001-1000-0111 12、函数F=AB+BC,使F=1的输入ABC组合为（ ）。

A．ABC=000 B．ABC=010 C．ABC=101 D．ABC=110 13、四个触发器组成的环形计数器最多有（ ）个有效状态。 A．4 B．6 C．8 D．16

14、同步计数器指（ ）的计数器。

A．由同类型的触发器构成 B．各触发器时钟端连唉一起，统一由系统时钟控制 C．可用前级输出做后级触发器的时钟 D．可用后级输出做前级触发器的时钟 15、存在约束条件的触发器是（ ）。

A．基本SR锁存器 B．D触发器 C．JK触发器 D．T触发器 16、用8个触发器可以记忆（ ）种不同的状态。 A．16 B．128 C．8 D．256

17、构成256进制的计数器，需要（ ）个触发器。 A．4 B．8 C．128 D．256

18、若四位同步二进制加法计数器当前的状态时0111，下一个输入时钟脉冲后，其状态变为（ ）。 A．0111 B．0110 C．1000 D．0011 19、若四位二进制加法加法计数器正常工作时，由0000状态开始计数，则经过43个输入计数脉冲后，计数器的状态是（ ）。 A．0011 B．1011 C．1101 D．1010

20、在下列功能表示方法中，不适合用于时序逻辑电路功能表示方法的是（ ）。 A．状态转换图 B．特性方程 C．卡诺图 D．真值表

21、若将一个TTL异或门（输入端为A、B）当做反相器使用，则A、B端应（ ）。 A．A或B有一个接1 B．A或B有一个接0 C．A和B接在一起 D．不能实现 22、逻辑函数F(A,B,C)=AB+BC+AC的最小项标准式为（ ）

A、F(A,B,C)=∑m(0,2,4) B、F(A,B,C)=∑m(3,5,6,7) C、F(A,B,C)=∑m(0,2,3,4) D、F(A,B,C)=∑m(2,4,6,7) 23、微分型的单稳电路要求输入脉宽（ ）输出定时脉宽。 A、小于 B、等于 C、大于 D、无关于

24、设某函数的表达式F=A+B，若用4选1多路选择器（数据选择器）来设计，则数据端D0D1D2D3的状态是（ ）。（设A为权值高位）

A、0001 B、1110 C、0101 D、1010

25 、两个TTL与非门构成的基本RS触发器，设原触发器状态为Qn=1，如果要使Qn+1=0能记忆，则必须（ ） A、RD=0，SD=0 B、RD=1，SD=0 C、RD= 1，SD=1 D、RD=0，SD=1 26、组合逻辑电路输出与输入的关系可用（ ）描述。 (A).时序图 (B)状态表 (C)状态图 (D)逻辑表达式

27、用卡诺图分析比较：Y?A'B'?B'C'?C'A'与Z?AB?BC?CA的关系的正确结果是（ ）。 A. 逻辑相同 B. 逻辑相反 C. 逻辑无关 D. 无法直接确定 三、判断题

1、A+AB=A+B

2、单稳态触发器有一个稳态和一个暂态。

3、当输入9个信号时，需要3位的二进制代码输出。 4、施密特触发器有两个稳态。 5、多谐振荡器有两个稳态。

6、所有的触发器都存在空翻现象。 7、逻辑变量的取值，1比0大。

8、因为逻辑表达式A+B+AB+A+B成立，所以AB=0.

9、约束项就是逻辑函数中不允许出现的变量取值组合，用卡诺图化简时，可将约束项当作1，也可当作0. 10、时序逻辑电路不含有记忆功能的器件。

11、计数器除了能对输入脉冲进行计数，还能作为分频器用。

12、优先编码器只对同时输入信号中优先级别最高的一个信号编码。 13、TTL与非门与CMOS与非门的逻辑功能不一样。 14、8位二进制数可表示256种不同状态。

15、多个三态门的输出端相连于一条总线上，使用时须只让一个三态门传送信号，其它门处于高阻状态。 16、二进制数1001和二进制代码1001都表示的是十进制数中的9。 17、触发器的输出状态完全由输入信号决定。 19、已知XY=XZ,则Y=Z。

20、三态门输出为高阻时，其输出线上电压为高电平。 21、超前进位加法器比串行进位加法器运算速度慢。 22、构成一个7进制的计数器需要3个触发器。 23、函数F连续取100次对偶，F不变。 四、化简题

1、用逻辑代数的基本公式和常用公式将下列逻辑函数化为最简与或表达式。

P62,题2.15,2.19

2、写出右图所示逻辑图的逻辑函数式，并化为最简与或式。（P60题2.6 2.7 2.20）

3、用卡诺图化简法将函数化为最简与或式。P64 题2.23 五、分析设计题

1、设计逻辑电路，要求写出步骤 p165例4.2.2，p210,题4.5,4.6,4.7，4.21 p258 题5.28 2、组合逻辑电路应用或扩展p210 题4.8，4.11 ，4.13,4.15,4.19,4.25,4.28

3、时序逻辑电路扩展分析或设计 p349题6.12,6.13,6.14,6.15,6.16，6.19,6.21,6.22 4、时序逻辑电路分析或设计p347题6.4,6.10,6.31,6.33,6.35 p316例6.4.1 例6.4.2 5、用集成芯片（组合逻辑电路，时序逻辑电路，存储器）构成任意逻辑函数p210题4.13, 4.19,p384题7.8,7.9,7.10,7.11

本文来源：https://www.bwwdw.com/article/xahr.html