数字频率计数器的设计 - 图文

更新时间：2024-02-27 20:15:01 阅读量：综合文库文档下载

说明：文章内容仅供预览，部分内容可能不全。下载后的文档，内容与下面显示的完全一致。下载之前请确认下面内容是否您想要的，是否完整无缺。

数字频率计数器的设计开题报告推荐度：
相关推荐

数字频率计数器的设计

1.实习目的

电子线路实习时了配合模拟电子技术基础课程的教学而开设的。采用EAD技术中的multisim软件来对模拟电路进行仿真运行，让学生完成EDA技术方面的初步训练，培养起掌握新技术的能力，以适应当今电子技术的飞速发展。以计算机仿真为基础的电子设计自动化即EAD技术已成为当代电子电路及集成电路设计中不可缺少的重要手段。multisim是一个优秀的电子技术训练工具，利用它可以更灵活的进行电路实验，并在实验室难以达到的实验条件下进行模拟，从而提高学生设计和分析电路的能力。通过综合性设计能使学生会解决较复杂实际问题的能力，为其后续课程的学习和以后从事实际工作打下坚实的基础。

第 1 页共 22 页

数字频率计数器的设计 2.实习内容

2.1 multisim简介

Multisim 11是IIT公司推出Multisim 11之后的Multisim最新版Multisim11

提供了全面集成化的设计环境，完成从原理图设计输入、电路仿真分析到电路功能测试等工作。当改变电路连接或改变元件参数，对电路进行仿真时，可以清楚地观察到各种变化对电路性能的影响。 EDA是在计算机辅助设计技术的基础上发展起来的计算机软件系统。与早期的CAD软件相比，EDA软件的自动化程度更高，功能更完善，运行速度更快，而且操作页面友善，有良好的数据开放性和互换性。

电子工作平台Electronice Workbench 软件是加拿大 Interactive Image Technologies 公司于八十年代末，九十年代初推出的电子电路仿真的虚拟电子工作台软件。它具有一些特点：

（1）.采用直观的图形界面创造电路，在计算机屏幕上模拟真实实验室的工作台，绘制电路图需要的元件，电路仿真需要的测试仪器均可直接从屏幕上获取。（2）.软件仪器的控制面板外形和操作方式都与实物相似，可以实事显示测量结果。

（3）.EWB软件带有丰富的电路元件库，提供多种电路分析方法。（4）.作为设计工具，它可以同其他电路分析.设计和制板软件交换数据。（5）.EWB还是一个优秀的电子技术训练工具，利用它提供的虚拟仪器可以用比实验室中更灵活的方式进行电路实验，仿真电路的实际运行情况。

（6）.熟悉常用电子仪器测量方法，因此非常适合电子类课程的教学和实验。这里，我们向大家介绍EWB软件的初步知识，基本操作方法，电路图的绘制，虚拟仪器的使用及基本分析方法。

第 2 页共 22 页

数字频率计数器的设计 2.2 数字频率计数器测频的基本原理

数字频率计是用十进制来显示被测信号频率的一种测量装置。所谓“频率”，就是周期性信号在单位时间内变化的次数。若在一定时间间隔T内测得这个周期性信号的重复变化次数N，则频率可以表示为：

f?N/T

因此，数字频率计的原理框图如下图所示：

图1、数字频率计的原理框图

首先脉冲形成电路进行波形变换将被测信号变成频率等于fx的脉冲信号时基信号发生器提供标准的时间脉冲信号，若其周期为1S,则门控电路的输出信号持续时间亦准确的等于1S。

闸门电路有标准秒信号控制，当秒信号到来时，闸门开通，被测脉冲信号通过闸门送到计数译码显示电路。秒信号结束时闸门关闭，计数器停止计数。由于计数器记得的脉冲数N是在1秒时间内的累计数，所以被测频率fx=NHz。逻辑控制单元的作用有两个：其一，产生清”0”脉冲，是计数器每次从零开始计数；其二，产生锁存信号，使显示器上的数字稳定不变。

最后，将锁存器中的数据送入译码显示器即可实现频率测量。

第 3 页共 22 页

数字频率计数器的设计 2.3数字频率计数器的设计

2.3.1 放大整形电路

放大整形电路由晶体管1BH62与74LS00等组成，其中组成放大器将输入频率为的周期信号如正弦波、三角波等进行放大。与非门74LS00构成施密特触发器，它对放大器的输出信号进行整形，使之成为矩形脉冲。其电路如图：

图1 放大整形电路

其中由C5端输入未知频率的波，74LS00组成的施密特触发器将从放大的信号进行整形变换，得到需要的方波.

第 4 页共 22 页

数字频率计数器的设计

2.3.2 分频电路

主要由74LS160组成（74LS160的管脚图，功能表及波形图详见书上），因为振荡器产生的是100KHz的脉冲,也就是其周期是0.00001s,而时基信号要求为0.001、0.01s、0.1s和1s。，由两个相同的同步4级计数器构成，计数器级为D型触发器，具有内部可交换CP和EN线，用于在时钟上升沿或下降沿加计数，在单个运算中，EN输入保持高电平，且在CP上升沿进位，CR线为高电平时清零。计数器在脉动模式可级联，通过将Q3连接至下一计数器的EN输入端可实现级联，同时后者的CP输入保持低电平。

如图所示，电压脉冲产生的1kHz的信号经过三次分频后得到3个频率分别为100Hz、10Hz和1Hz的方波。开关J4控制基准时间。

图2 分频电路

第 5 页共 22 页

数字频率计数器的设计

2.3.3 控制电路及门控电路

控制电路与主控门电路如图所示。主控电路由双D触发器74LS74D及与非门74ALS00N构成。双D触发器的任务是输出闸门控制信号，以控制主控门(2)的开启与关闭。如果通过开关S2 选择一个时基信号，当给与非门(1)输入一个时基信号的下降沿时，门1就输出一个上升沿，则双D触发器的 Q1 端就由低电平变为高电平，将主控门2开启。允许被测信号通过该主控门并送至计数器输入端进行计数。相隔1s（或0.1s，10ms，1ms）后，又给与非门1输入一个时基信号的下降沿，与非门1输出端又产生一个上升沿，使双D触发器的Q1 端变为低电平，将主控门关闭，使计数器停止计数，同时Q1端产生一个上升沿，使双D触发器翻转成Q2＝1，Q2＝0，由于Q2＝0，它立即封锁与非门1不再让时基信号进入双D触发器，保证在显示读数的时间内 Q1 端始终保持低电平，使计数器停止计数。

第 6 页共 22 页

数字频率计数器的设计

图3 控制电路及主控门电路

利用Q2端的上升沿送到下一级的延时、整形单元电路。当到达所调节的延

时时间时，延时电路输出端立即输出一个正脉冲，将计数器和所有D触发器全部置0。复位后，Q1＝0，Q1＝1，为下一次测量作好准备。当时基信号又产生下降沿时，则上述过程重复。

第 7 页共 22 页

数字频率计数器的设计

2.3.4微分、整形电路

第 8 页共 22 页

数字频率计数器的设计图4

如图所示。Q2 端所产生的上升沿经微分电路后，送到由与非门组成的斯

密特整形电路的输入端，在其输出端可得到一个边沿十分陡峭且具有一定脉冲宽度的负脉冲，然后再送至下一级延时电路。

2.3.5、延时电路

延时电路由D触发器、积分电路（由电位器RW1和电容器C2 组成）、非门（3）以及单稳态电路所组成，如图所示。由于的D3端接VDD ，因此，在P2 点所产生的上升沿作用下，翻转，翻转后Q3＝0，由于开机置“0”时或门输出的正脉冲将的 Q3 端置“0”，因此Q3＝1，经二极管2AP9迅速给电容C2充电，使C2 二端的电压达“1”电平，而此时Q3＝0，电容器C2 经电位器RW1 缓慢放电。当电容器 C2 上的电压放电降至非门（3）的阈值电平VT 时，非门（3）的输出端立即产生一个上升沿，触发下一级单稳态电路。此时，P3 点输出一个正脉冲，该脉冲宽度主要取决于时间常数Rt Ct 的值，延时时间为上一级电路的延时时间及这一级延时时间之和。

由实验求得，如果电位器RW1用510Ω的电阻代替，C2 取3μf，则总的延

第 9 页共 22 页

数字频率计数器的设计迟时间也就是显示器所显示的时间为3s左右。如果电位器RW1用2MΩ的电阻取代，C2 取22μf，则显示时间可达10s左右。可见，调节电位器RW1可以改变显示时间。

图5延时电路

2.3.6、自动清零电路

P3 点产生的正脉冲送到图所示的或门组成的自动清零电路，将各计数器及

所有的触发器置零。在复位脉冲的作用下，Q3＝0，Q3＝1，于是Q3端的高电平经二极管2AP9再次对电容C2电，补上刚才放掉的电荷，使C2两端的电压恢复为高电平，又因为双D触发器复位后使 Q2 再次变为高电平，所以与非门1又被开启，电路重复上述变化过程。开关J1打开是计数器清零，合上数字频率计开始工作。

第 10 页共 22 页

数字频率计数器的设计

图6 自动清零电路

2.3.7 计数、锁存、译码显示电路

这部分电路是频率计内作重要的电路部分，由计数器、锁存器、译码器、显示器和单稳态触发器组成。

其中计数器按十进制计数，由4个异步十进制计数器74ls90构成，一次从个位开始计数，向上位发出进位信号进而使高位开始计数。计数输出如果电路中不接锁存器，则显示器上的显示数字就会随计数器的状态不停地变化，要使计数器停止计数时，显示器上的数字显示能稳定，就必须在计数器后接入锁存器。

第 11 页共 22 页

数字频率计数器的设计

图7 计数、锁存、译码电路

锁存器的工作是受单稳态触发器控制的。门控信号的下降沿使单稳态触发器1进入暂稳态，单稳1的上升沿作为锁存器的时钟脉冲。为了使计数器稳定、准确的计数，在门控信号结束后，锁存器将计数结果锁存。单稳1的暂态脉冲的下降沿使单稳2进入暂态，利用2的暂态对计数器清零，清零后的计数器又等待下一个门控信号到来重新计数。

锁存器的作用是将计数器在1s结束时所得的数进行锁存，使显示器稳定地显示此时计数器的值。1s计数时间结束时，逻辑控制电路发出锁存信号，将此时计数器的值送至数码显示器。选用锁存器74LS273可以完成上述功能。当时钟脉冲CP的正跳变来到时，锁存器的输出等于输入，即Q=D，从而将计数器的输出值送到锁存器的输出端。正脉冲结束后，无论D为何值，输出端Q的状态仍保持原来的状态不变。所以在计数期间内，计数器的输出不会送到译码显示器。

锁存器74ls273在一个有效脉冲到来后将计数器输出信号锁存，并输出到数码管实现。

第 12 页共 22 页

数字频率计数器的设计

2.4 频率测量的技术指标

2.4.1 频率准确度

数字频率计测量频率时的测量误差称为频率准确度，常用相对误差△

fx/fx来表示。分析表明：

?fx1?fc??(?) fxTfxfc

第 13 页共 22 页

数字频率计数器的设计式中，1/（Tfx）=△N/N称为量化误差，是数字频率计所特有的误差。△fc/fc=△T/T 称为闸门时间的相对误差，主要由基准信号发生器提供的标准频率的准确度所决定，△fc/fc<<1/(Tfx). 2.4.2 频率测量范围

数字频率计测量的最高频率成为频率测量范围，主要由脉冲形成电路的频

率响应决定。

2.4.3 数字显示位数

频率计的数字显示的位数决定了数字频率计的分辨率。一般情况下，位数

越多分辨率越高，当然需要的计数译码器的位数也就越多。

2.4.4 测量时间

数字频率计完成一次测量所需的总时间称为测量时间。若用t表示总测量时

间，则 t=t1+t2+t3+t4式中，t1—准备时间，t2—计数时间，t3—锁存时间，t4—复位时间

2.5 我的电路分析

数字频率计是用数字显示被测信号频率的仪器，被测信号可以是正弦波，

方波或其它周期性变化的信号。它一般由放大整形电路、时基电路、逻辑控制电路、闸门电路、计数器、锁存器、译码器、显示器等几部分组成。其基本原理是用一个频率稳定度高的频率源作为基准时钟，对比测量其他信号的频率。通常情况下计算每秒内待测信号的脉冲个数，此时我们称闸门时间为1秒。闸门时间也

第 14 页共 22 页

数字频率计数器的设计可以大于或小于一秒。待测信号经过放大整形电路之后，输出一个与待测信号同频率的矩形脉冲信号，该信号在检测闸门经过选通信号的合成，产生计数信号。控制脉冲经过控制器中的门电路分别产生锁存信号和计数器清零信号。计数信号并与锁存信号和清零复位信号共同控制计数、锁存和清零三个状态，然后通过数码显示器件进行显示。

2.5.1 电路模块测试

（1) 基准时间检测关闭电源后，插上全部。依次用示波器检测基准时间计数器输出波形。如无输出波形或波形形状不对，则应对 U1 ,U3,U2 各引脚的电平或信号波形进行检测，消除故障。

（2）输入放大与整形电路检测用示波器观测整形电路的输出波形，正常情况下，可以观测到与输入频率一致、信号幅值为 5V 左右的矩形波。如观测不

第 15 页共 22 页

数字频率计数器的设计到输出波形，或观测到的波形形状与幅值不对，则应检测这一部分电路，消除故障。如该部分电路正常，或消除故障后频率计仍不能正常工作，则检测控制门。 (3) 控制门检测检测控制门双D触发器输出信号波形，正常时，每间隔 1S 时间，可以在荧屏上观测到被测信号的矩形波。如观测不到波形，则应检测控制门的两个输入端的信号是否正常 , 并通过进一步的检测找到故障电路，消除故障。如电路正常，或消除故障后频率计仍不能正常工作，则检测计数器电路。 (4) 计数器电路的检测依次检测 4 个计数器74LS160 时钟端的输入波形，正常时，相邻计数器时钟端的波形频率依次相差 10 倍。如频率关系不一致或波形不正常，则应对计数器和反馈门的各引脚电平与波形进行检测。

(5) 显示译码电路与数码管显示电路的检测检测显示译码器 74HC4511 各控制端与电源端引脚的电平，同时检测数码管各段对应引脚的电平及公共端的电平。通过检测与分析找出故障。

2.5.2仿真实验及结果

第 16 页共 22 页

数字频率计数器的设计

当输入100HZ的方波，显示器上显示为097即实际读数为0.097KHZ. 当输入200HZ的正玄波，显示器上显示为197.即实际读数为0.197KHZ.

第 17 页共 22 页

数字频率计数器的设计 2.5.3 误差分析

由于软件的时间上的问题导致数据显示可能不一致

当输入100HZ的方波，误差为（100—97）/100约为3% 当输入200HZ的正玄波，误差为（200—192）/200约为4%

第 18 页共 22 页

数字频率计数器的设计 3.我的心得

通本次电子