3组合逻辑电路习题解答

3组合逻辑电路习题解答 33

（

有些题答案错了

）自我检测题

1．组合逻辑电路任何时刻的输出信号，与该时刻的输入信号 有关 ，与以前的输入信号 无关 。

2．在组合逻辑电路中，当输入信号改变状态时，输出端可能出现瞬间干扰窄脉冲的现象称为 竞争冒险 。

3．8线—3线优先编码器74LS148的优先编码顺序是I7、I6、I5、?、I0，输出为输入输出均为低电平有效。当输入I7I6I5?I0为11010101时，输出Y2Y1Y0为 Y2Y1Y0。010 。

4．3线—8线译码器74HC138处于译码状态时，当输入A2A1A0=001时，输出Y7~Y0= 11111101 。

5．实现将公共数据上的数字信号按要求分配到不同电路中去的电路叫 数据分配器 。 6．根据需要选择一路信号送到公共数据线上的电路叫 数据选择器 。

7．一位数值比较器，输入信号为两个要比较的一位二进制数，用A、B表示，输出信号为比较结果：Y(A＞B) 、Y(A＝B)和Y(A＜B)，则Y(A＞B)的逻辑表达式为AB。

8．能完成两个一位二进制数相加，并考虑到低位进位的器件称为 全加器 。 9．多位加法器采用超前进位的目的是简化电路结构 × 。 （√，× ） 10．组合逻辑电路中的冒险是由于 引起的。 A．电路未达到最简 B．电路有多个输出

C．电路中的时延 D．逻辑门类型不同

11．用取样法消除两级与非门电路中可能出现的冒险，以下说法哪一种是正确并优先考虑的？

3组合逻辑电路习题解答 34

A．在输出级加正取样脉冲 B．在输入级加正取样脉冲 C．在输出级加负取样脉冲 D．在输入级加负取样脉冲

12．当二输入与非门输入为 变化时，输出可能有竞争冒险。

A．01→10 B．00→10 C．10→11 D．11→01 13．译码器74HC138的使能端E1E2E3取值为 时，处于允许译码状态。 A．011 B．100 C．101 D．010

14．数据分配器和 有着相同的基本电路结构形式。

A．加法器 B．编码器 C．数据选择器 D．译码器 15．在二进制译码器中，若输入有4位代码，则输出有 个信号。 A．2 B．4 C．8 D．16

16．比较两位二进制数A=A1A0和B=B1B0，当A＞B时输出F=1，则F表达式是 。

A．F?A1B1 B．F?A1A0?B1?B0

C．F?A1B1?A1?B1A0B0 D．F?A1B1?A0?B0

17．集成4位数值比较器74LS85级联输入IA＜B、IA=B、IA＞B分别接001，当输入二个相等的4位数据时，输出FA＜B、FA=B、FA＞B分别为 。 A．010 B．001 C．100 D．011

18．实现两个四位二进制数相乘的组合电路，应有 个输出函数。 A． 8 B．9 C．10 D．11

19．设计一个四位二进制码的奇偶位发生器（假定采用偶检验码），需要 个异或门。

A．2 B．3 C．4 D．5

20．在图T3.20中，能实现函数F?AB?BC的电路为 。 +5V14131211&&&74LS138109&8ABC1≥1≥1≥1FCBA100A0A1A2E1E2E3123C4567ABFY0Y1Y2Y3Y4Y5Y6Y7Y0&FY7

图T3.20

（a） （b） （c）

A．电路 （a） B．电路（b） C．电路（c） D．都不是

习 题

3组合逻辑电路习题解答 35

1．分析图P3.1所示组合逻辑电路的功能，要求写出与-或逻辑表达式，列出其真值表，并说明电路的逻辑功能。

A&BC≥1S≥1&1&&&≥1CO

图P3.1

解： CO=AB+BC+AC

S?ABC?（A?B?C）CO?ABC?（A?B?C）AB?BC?AC

?ABC?（A?B?C）ABBCAC

?ABC?AABBCAC?BABBCAC?CABBCAC ?ABC?ABBCC?BACAC?CABBA ?ABC?ABC?ABC?ABC

真值表

A 0 0 0 0 B 0 0 1 1 C 0 1 0 1 S 0 1 1 0 CO 0 0 0 1 A 1 1 1 1 B 0 0 1 1 C 0 1 0 1 S 1 0 0 1 CO 0 1 1 1 电路功能：一位全加器，A、B为两个加数，C为来自低位的进位（似乎错了），S是相加的和，CO是进位。

2．已知逻辑电路如图P3.2所示，试分析其逻辑功能。

3组合逻辑电路习题解答 36

ABC&P1&P2&P3&&P4F

图P3.2

解：（1）逻辑表达式

P1?ABC，P2?BP1?BABC，P3?AP1?AABC，P4?CP1?CABC

F?P2P3P4?BABCAABCCABC?BABC?AABC?CABC

?ABC(A?B?C) ?(A?B?C)(A?B?C)

?ABC?ABC?ABC?ABC?ABC?ABC

（2）真值表

A 0 0 0 0 B 0 0 1 1 C 0 1 0 1 F 0 1 1 1 A 1 1 1 1 B 0 0 1 1 C 0 1 0 1 F 1 1 1 0 （3）功能

从真值表看出，ABC=000或ABC=111时，F=0，而A、B、C取值不完全相同时，F=1。故这种电路称为“不一致”电路。

3．试用与非门设计一组合逻辑电路，其输入为3位二进制数，当输入中有奇数个1时输出为1，否则输出为0。

解：（1）真值表

A 0 0 0 0 B 0 0 1 1 C 0 1 0 1 F 0 1 1 0 A 1 1 1 1 B 0 0 1 1 C 0 1 0 1 F 1 0 0 1 （2）F?ABC?ABC?ABC?ABC?ABC?ABC?ABC?ABC（无法用卡诺图化简） （3）逻辑图

3组合逻辑电路习题解答 37

ABCABCABC&&&&FABC&

4．4位无符号二进制数A（ A3A2A1A0），请设计一个组合逻辑电路实现：当0≤A＜8或12≤A＜15时，F输出1，否则，F输出0。 解：（1）真值表：

A3 0 0 0 0 0 0 0 0 A2 0 0 0 0 1 1 1 1 A1 0 0 1 1 0 0 1 1 A0 0 1 0 1 0 1 0 1 F 1 1 1 1 1 1 1 1 A3 1 1 1 1 1 1 1 1 A2 0 0 0 0 1 1 1 1 A1 0 0 1 1 0 0 1 1 A0 0 1 0 1 0 1 0 1 F 0 0 0 0 1 1 1 0 （2）表达式 （3）电路图 FAA10A3A200011110001110011110111100101110 A3A1A211&≥1F&

A01

F?A3?A2A1?A2A0

（4）如果要求用与非门实现，则：

F?A3?A2A1?A2A0?A3?A2A1A0?A3?A2A1A0?A3A2A1A0

逻辑图：

3组合逻辑电路习题解答 38

A1A0&&&A2A3F

5．约翰和简妮夫妇有两个孩子乔和苏，全家外出吃饭一般要么去汉堡店，要么去炸鸡店。每次出去吃饭前，全家要表决以决定去哪家餐厅。表决的规则是如果约翰和简妮都同意，或多数同意吃炸鸡，则他们去炸鸡店，否则就去汉堡店。试设计一组合逻辑电路实现上述表决电路。

解：（1）逻辑定义：A、B、C、D分别代表约翰、简妮、乔和苏。F=1表示去炸鸡店， F=0表示去汉堡店。 （2）真值表

A 0 0 0 0 0 0 0 0 B 0 0 0 0 1 1 1 1 C 0 0 1 1 0 0 1 1 D 0 1 0 1 0 1 0 1 F 0 0 0 0 0 0 0 1 A 1 1 1 1 1 1 1 1 B 0 0 0 0 1 1 1 1 C 0 0 1 1 0 0 1 1 D 0 1 0 1 0 1 0 1 F 0 0 0 1 1 1 1 1 （3）用卡诺图化简 （4）逻辑图

FABCD00011110 AB＆C＆＆00001000100111001＆011110＆≥1≥1F＆0 D

F=AB+ACD+BCD

6．试设计一个全减器组合逻辑电路。全减器是可以计算三个数X、Y、BI的差，即D=X-Y-CI。当X＜Y+BI时，借位输出BO置位。

解：设被减数为X，减数为Y，从低位来的借位为BI，则1位全减器的真值表如图 (a)所示，其中D为全减差，BO为向高位发出的借位输出。 （1）真值表

3组合逻辑电路习题解答 39

X 0 0 0 0 Y 0 0 1 1 BI 0 1 0 1 D 0 1 1 0 BO 0 1 1 1 X 1 1 1 1 Y 0 0 1 1 BI 0 1 0 1 D 1 0 0 1 BO 0 0 0 1 DY BI00X011011011010BOY BI00X01101111101001010100

由卡诺图得

D?X?Y?BI

BO?YBI?XBI?XY

电路图

XYBI&&≥1=1=1DBO1&

7．设计组合逻辑电路，将4位无符号二进制数转换成格雷码。

解：（1）列出4位二进制码→4位格雷码的转换真值表，如表所示。 输 入 B3 0 0 0 0 0 0 0 0 B2 0 0 0 0 1 1 1 1 B1 0 0 1 1 0 0 1 1 B0 0 1 0 1 0 1 0 1 G3 0 0 0 0 0 0 0 0 输 出 G2 0 0 0 0 1 1 1 1 G1 0 0 1 1 1 1 0 0 G0 0 1 1 0 0 1 1 0 B3 1 1 1 1 1 1 1 1 输 入 B2 0 0 0 0 1 1 1 1 B1 0 0 1 1 0 0 1 1 B0 0 1 0 1 0 1 0 1 G3 1 1 1 1 1 1 1 1 输 出 G2 1 1 1 1 0 0 0 0 G1 0 0 1 1 1 1 0 0 G0 0 1 1 0 0 1 1 0 3组合逻辑电路习题解答 40

（2）根据真值表分别画出输出变量G3，G2，G1，G0的卡诺图，如图4.1.2-12所示。化简后，得

G3?B3，G2?B3?B2，G1?B2?B1，G0?B1?B0

G2B1B0B3B200011110G1B1B0000101010101110101100101B3B200011110000110010110111001101001G0B1B0B3B200011110000000011111110000101111

（3）由逻辑表达式得电路实现，如图所示。

B3B2G3=1=1=1G2B0G0B0G0

8．请用最少器件设计一个健身房照明灯的控制电路，该健身房有东门、南门、西门，在各个门旁装有一个开关，每个开关都能独立控制灯的亮暗，控制电路具有以下功能：

（1）某一门开关接通，灯即亮，开关断，灯暗；

（2）当某一门开关接通，灯亮，接着接通另一门开关，则灯暗； （3）当三个门开关都接通时，灯亮。

解：设东门开关为A，南门开关为B，西门开关为C。开关闭合为1，开关断开为0。灯为Z，等暗为0，灯亮为1。根据题意列真值表如下：

A 0 0 0 0 B 0 0 1 1 C 0 1 0 1 Z 0 1 1 0 A 1 1 1 1 B 0 0 1 1 C 0 1 0 1 Z 1 0 0 1 （2）画出卡诺图如图所示。

3组合逻辑电路习题解答 41

ZABC00001011011011010ABC=1=1Z1

（3）根据卡诺图，可得到该逻辑电路的函数表达式：

Z?ABC?ABC?ABC?ABC?A?B?C

（3）根据逻辑函数表达式，可画出逻辑电路图如图所示。

9．设计一个能被2或3整除的逻辑电路，其中被除数A、B、C、D是8421BCD编码。规定能整除时，输出L为高电平，否则，输出L为低电平。要求用最少的与非门实现。（设0能被任何数整除）

解：（1）真值表

A 0 0 0 0 0 0 0 0 B 0 0 0 0 1 1 1 1 C 0 0 1 1 0 0 1 1 D 0 1 0 1 0 1 0 1 L 1 0 1 1 1 0 1 0 A 1 1 1 1 1 1 1 1 B 0 0 0 0 1 1 1 1 C 0 0 1 1 0 0 1 1 D 0 1 0 1 0 1 0 1 L 1 1 × × × × × × （2）用卡诺图化简 LCDAB000111100011010011101011ABCD&&&&L×1×1××××

L?A?BC?D?A?BC?D?ABCD

（3）逻辑图

10．如图P3.10所示为一工业用水容器示意图，图中虚线表示水位，A、B、C电极被水浸没时会有高电平信号输出，试用与非门构成的电路来实现下述控制作用：水面在A、B间，为正常状态，亮绿灯G；水面在B、C间或在A以上为异常状态，点亮黄灯Y；面在C

3组合逻辑电路习题解答 42

以下为危险状态，点亮红灯R。要求写出设计过程。

ABC

图P3.10

解：（1）真值表 A 0 0 0 0 B 0 0 1 1 C 0 1 0 1 G 0 0 × 1 Y 0 1 × 0 R 1 0 × 0 A 1 1 1 1 B 0 0 1 1 C 0 1 0 1 G × × × 0 Y × × × 1 R × × × 0 （2）卡诺图化简 GBC00A0010111100×10××YBC00A0010111101×01××××G?AB?ABY?BC?A?BC?A

A＆＆＆ RBCA000011110G1×0×R?C00××B＆＆＆1YC＆R

（3）逻辑图

11．试用卡诺图法判断逻辑函数式

Y（A，B，C，D）=∑m（0，1，4，5，12，13，14，15）

是否存在逻辑险象，若有，则采用增加冗余项的方法消除，并用与非门构成相应的电路。

解：卡诺图如图（a）所示。 最简逻辑函数式为：

3组合逻辑电路习题解答 43

Y?AC?AB

此函数存在逻辑险象。只要如图所示增加冗余项BC即可，逻辑式变为：

Y?AC?AB?BC?AC?AB?BC

用与非门构成的相应电路如图 (b)所示。 YAB00011110CD001110011110110010100010BC1A1&&&&L2BC

（a） （b）

12．已知Y(A,B,C,D)??m(0,3,7,8,9,10,11,12,13)??d(1,2,14)，求Y的无竞争冒险的最

YAB简与-或式。

解：卡诺图如图所示：

CD00101101×01111110010×0×100011110

Y?AC?BD?ACD?ABC

上式中ABC为冗余项，以消除竞争冒险。

13．某一组合电路如图P3.13所示，输入变量（A，B，D）的取值不可能发生（0，1，0）的输入组合。分析它的竞争冒险现象，如存在，则用最简单的电路改动来消除之。

3组合逻辑电路习题解答 44

A1B1C1D1&&&&F

图P3.13

解：解法1：从逻辑图得到以下表达式： F?ABC?BCD?AC

根据表达式得到卡诺图：

FCDAB00000111101110011000110011100011

但由于从卡诺图可见，包围圈有两处相切，因此存在竞争冒险现象。可以通过相切点位置增加一个乘积项，得F?ABC?BCD?AC?ACD?ABD

进一步分析，当ACD=000时， F?B?B，由于输入变量（A，B，D）的取值不可能发生（0，1，0）的输入组合，因此，当ACD=000时，B必然为0，不会产生竞争冒险。因此，ACD这一项不需要增加，只需要增加ABD。

电路图为：

3组合逻辑电路习题解答 45

A1B1C1D1&&&&&F

解法二：如果逻辑表达式在某种取值下，出现F?A?A、F?B?B、F?C?C、F?D?D，就有可能出现竞争冒险。

根据逻辑表达式F?ABC?BCD?AC，F?A?A和F?D?D不会出现。

当A=C=D=0，出现F?B?B，但由于输入变量（A，B，D）的取值不可能发生（0，1，0）的输入组合，因此，当ACD=000时，B必然为0，因此也不会产生竞争冒险。

只有当A=B=1，D=0，出现F?C?C，存在竞争冒险问题，加冗余项ABD可消除竞争冒险。

14．电路如图P3.14所示，图中①~⑤均为2线—4线译码器。

（1）欲分别使译码器①~④处于工作状态，对应的C、D应输入何种状态（填表P3.12-1）；

（2）试分析当译码器①工作时，请对应A、B的状态写出Y10~Y13的状态（填表P3.12-2）； （3）说明图P3.14的逻辑功能。

表P3.14-1 表P3.14-2 处于工作状态的译码器 ① ② ③ ④ C、D应输入的状态 C D A 0 0 1 1 B 0 1 0 1 Y10 Y11 Y12 Y13

3组合逻辑电路习题解答 46

Y10Y11Y12Y13Y20Y21Y22Y23Y30Y31Y32Y33Y40Y41Y42Y43Y0Y1Y2Y3①A1A0SY0Y1Y2Y3②A1A0SY0Y1Y2Y3③A1A0SY0Y1Y2Y3④A1A0SY0Y1Y2Y3A1A0ABCD⑤S

图P3.14

解：

处于工作状态的译码器 ① ② ③ ④ C、D应输入的状态 C 0 0 1 1 D 0 1 0 1 A 0 0 1 1 B 0 1 0 1 Y10 0 1 1 1 Y11 1 0 1 1 Y12 1 1 0 1 Y13 1 1 1 0 逻辑功能：由74LS139构成的4线—16线译码器

15．图P3.15所示电路是由3线-8线译码器74HC138及门电路构成的地址译码电路。试列出此译码电路每个输出对应的地址，要求输入地址A7A6A5A4A3A2A1A0用十六进制表示。

A0A1A2A3A4A5A6A7A0A1A2E1&≥1E2E3图P3.15

Y0Y1Y2Y3Y4Y5Y6Y7

解：由图可见，74HC138的功能扩展输入端必须满足E1＝1、E2?E3?0才能正常译

码，因此E1＝A3＝1；E2?A4A5，即A4＝1，A5＝1； E3?A6?A7?0，即A6＝0，A7＝0。

3组合逻辑电路习题解答 47

所以，该地址译码器的译码地址范围为A7A6A5A4A3A2A1A0＝00111A2A1A0＝00111000～00111111，用十六进制表示即为38H～3FH。输入、输出真值表如表1所示。

表1 地址译码器的真值表

地址输入 译码输出 A7A6A5A4A3A2A1A0 38H 39H 3AH 3BH 3CH 3DH 3EH 3FH Y0 0 1 1 1 1 1 1 1 Y1 1 0 1 1 1 1 1 1 Y2 1 1 0 1 1 1 1 1 Y3 1 1 1 0 1 1 1 1 Y4 1 1 1 1 0 1 1 1 Y5 1 1 1 1 1 0 1 1 Y6 1 1 1 1 1 1 0 1 Y7 1 1 1 1 1 1 1 0 16．写出图P3.16所示电路的逻辑函数，并化简为最简与-或表达式。 CBA74HC138A0A1A2Y0Y1Y2Y3Y4Y5Y6Y7图P3.16

&L100E1E2E3

解：由图（a）写出逻辑函数并化简，得

L?Y0Y2Y4Y6?Y0?Y2?Y4?Y6?ABC?ABC?ABC?ABC?C

17．试用一片3线-8线译码器74HC138和最少的门电路设计一个奇偶校验器，要求当输入变量ABCD中有偶数个1时输出为1，否则为0。（ABCD为0000时视作偶数个1）。

解：F?ABCD?ABCD?ABCD?ABCD?ABCD?ABCD?ABCD?ABCD ?ABCD?ABCD??ABCD?ABCD?ABCD?ABCD?ABCD?ABCD ?（ABC?ABC?ABC?ABC）D?（ABC?ABC?ABC?ABC）D

3组合逻辑电路习题解答 48

?（ABC?ABC?ABC?ABC）D?（ABC?ABC?ABC?ABC）D ?（ABC?ABC?ABC?ABC）?D

?（ABC?ABC?ABC?ABC）?D

连接图

CBA74LS138A0A1A2Y0Y1Y2Y3Y4Y5Y6Y7&=1DF100

18．用一个8线-3线优先编码器74HC148和一个3线-8线译码器74HC138实现3位格雷码→3位二进制的转换。

解：根据下表可得到连线图：

G2 0 0 0 0 1 1 1 1 G1 0 0 1 1 1 1 0 0 G0 0 1 1 0 0 1 1 0 E1E2E3Y → → → → → → → → I B2 0 0 0 0 1 1 1 1 B1 0 0 1 1 0 0 1 1 B0 0 1 0 1 0 1 0 1 m0 m1 m3 m2 m6 I7 I6 I5 I4 I3 m7 m5 m4 I2 I1 I0

3组合逻辑电路习题解答 49

G0G1G274LS138A0A1A2Y0Y1Y2Y3Y4Y5Y6Y7I0I1I2I3I4I5I6I7EOGS74LS148Y0Y1Y2B0B1B2+5VE1E2E3EI

19．根据图P3.19所示4选1数据选择器，写出输出Z的最简与-或表达式。 解：Z?AB?ABC?AB?ABC?B?AC?AC

20．由4选1数据选择器和门电路构成的组合逻辑电路如图P3.20所示，试写出输出E的最简逻辑函数表达式。

解：E?ABCD?ABCD?ABCD?ABCD?AC?CD BA0A1E1CC

EZY74LS153（1/2）D0D1D2D3BAA0A1ED0YA74LS153（1/2）D1D2D3&CD&CD

图P3.19 图P3.20

21．由4选1数据选择器构成的组合逻辑电路如图P3.21所示，请画出在图P3.21所示输入信号作用下，L的输出波形。

3组合逻辑电路习题解答 50

BAENLA0A1ED0Y74LS153（1/2）D1D2D3ABCL1CC

图P3.21

解：4选1数据选择器的逻辑表达式为： Y?A1A0D0?A1A0D1?A1A0D2?A1A0D3

将A1=A，A0=B，D0=1，D1=C，D2?C，D3=C代入得 Y?AB?ABC?ABC?ABC?ABC?ABC?ABC?ABC?ABC

根据表达式可画出波形图：

ABCL

22．已知用8选1数据选择器74LS151构成的逻辑电路如图P3.22所示，请写出输出L的逻辑函数表达式，并将它化成最简与-或表达式。

CBAFYYA0A174LS151A2ED0D1D2D3D4D5D6D701

图P3.22

解：（1）写出逻辑函数表达式：

3组合逻辑电路习题解答 51

L?ABC?ABC?ABC?ABC?ABC

（2）用卡诺图化简

LABC001101001110101101

L?C?AB

23．用一个8选1数据选择器74LS151和非门实现： Y?E?(A?B?C)(A?C?BF)(B?C?AD)(A?C?BF)

解：Y?E(ABC?ACBF?BCAD?ACBF)

?E(m1?m4?m4F?m6F?m7?m3D?m7D?m2?m0F?m2F) ?E(m0F?m1?m2?m3D?m4?m6F?m7)

CBAEYYYA0A174LS151A2ED0D1D2D3D4D5D6D71FD0F

24．图P3.24所示是用二个4选1数据选择器组成的逻辑电路，试写出输出Z与输入M、N、P、Q之间的逻辑函数式。

3组合逻辑电路习题解答 52

Z≥1A0A1E0QPMNY4选1MUXD0D1D2D3A0A1EY4选1MUXD0D1D2D31

图P3.24

解；Z?（NMQ?NMQ）P?（NMQ?NMQ）P ?NMQP?NMQP?NMQP?NMQP ?NQP?NQP

25．用二个4选1数据选择器实现函数L，允许使用反相器。 L?E?ABCDE?ABCDE?ABCDE?ABDEF?BCE

解：L?E?ABCDE?ABCDE?ABCDE?ABDEF?BCE ?BE?BE?BE（ACD?ACD?ACD?ADF）?BEC ?BE?BE（ADC?ADC?ADC?ADF）?BE?BEC

电路图

DAYA04选1MUXA1ED0D1D2D3CCCFEBA0A1E1CLY4选1MUXD0D1D2D3

26．一个组合逻辑电路有两个控制信号C1和C2，要求： （1）C2C1=00时，F?A?B （2）C2C1=01时，F?AB （3）C2C1=10时，F?A?B

本文来源：https://www.bwwdw.com/article/x1tv.html